# 固定制御可検査性に基づく RTL 回路の 非スキャンテスト容易化設計法

永井 慎太郎, 和田 弘樹, 大竹 哲史, 藤原 秀雄

奈良先端科学技術大学院大学 情報科学研究科 〒 630-0101 奈良県生駒市高山町 8916-5 TEL: 0743-72-5226 FAX: 0743-72-5229 E-mail: {shinta-n, hiroki-w, ohtake, fujiwara}@is.aist-nara.ac.jp

あらまし 本論文では,階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し, それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する.提案手法では,組合せテスト生成法 を用いた階層テスト生成および非スキャン設計に基づいているため,テスト生成時間およびテスト実行時間を 完全スキャン設計法に比べて大幅に短縮でき,実動作速度でのテスト(at-speed test)が可能で,完全故障検 出効率を保証することができる.さらに,ベンチマーク回路を用いた実験により提案手法の有効性を示す. キーワード 固定制御可検査性,完全故障検出効率,レジスタ転送レベル,階層テスト

## A Non-Scan DFT Method for RTL Circuits Based on Fixed-Control Testability

Shintaro Nagai, Hiroki Wada, Satoshi Ohtake and Hideo Fujiwara

Graduate School of Information Science Nara Institute of Science and Technology 8916-5, Takayama, Ikoma, Nara 630-0101 TEL: +81-743-72-5226 FAX: +81-743-72-5229

 $\mbox{E-mail: } \{shinta-n,\ hiroki-w,\ ohtake,\ fujiwara\} @is.aist-nara.ac.jp \mbox{ } \label{eq:accord} \label{eq:accord}$ 

**Abstract** In this paper, we introduce a new testability called "fixed-control testability" for data paths at register transfer level (RTL) for which hierarchical test generation using combinational ATPG can be applied easily, and present a non-scan design for testability (DFT) method based on the fixed-control testability for RTL circuits with controllers and data paths. Thanks to non-scan DFT and hierarchical test generation using combinational ATPG, the proposed method can reduce significantly both test generation time and test application time compared with the full-scan design, and can achieve complete fault efficiency and atspeed testing. Experimental results are presented to show the effectiveness of the proposed method. **Key words** fixed-control testability , complete fault efficiency, register transfer level, hierarchical test

## 1 はじめに

近年の VLSI 回路の大規模化・高集積化は, VLSI 回路のテストを困難な問題にしており, テスト費用 の削減およびテストの質の向上が求められている. テスト費用はテスト生成やテスト実行にかかる時間 で評価できる.テストの質は故障検出効率で評価で きる.故障検出効率とは,回路中のテスト生成の対 象となる全故障数に対する,テスト生成アルゴリズ ムによって生成されたテスト系列が検出可能な故障 数とテスト生成アルゴリズムが冗長と判定した故障 数の和の割合をいう.特に故障検出効率が100%の 場合を完全故障検出効率という.

組合せ回路に対しては,実用的なテスト生成時間 で完全故障検出効率を達成できるテスト生成アルゴ リズムが提案されている[1].これに対して,順序回 路では,一般に実用的なテスト生成時間で高い故障 検出効率を達成することは困難である.そのため, 順序回路をテスト生成の容易な回路に設計変更する テスト容易化設計法が提案されている.

代表的なテスト容易化設計法として,完全スキャン設計法[1],[2]がある.この手法では,順序回路中の全てのフリップフロップ(FF)をスキャンFFに置き換えることにより,FFの値を外部から直接制御および観測を可能にする.これにより,テスト生成の際に全てのFFを外部入出力とみなすことができる.そのため,組合せ回路部分に対して組合せ回路用のテスト生成アルゴリズムを用いてテスト生成を行うことができるので,完全故障検出効率を達成できる.しかし,この手法には,大きい面積オーバヘッドおよび長いテスト実行時間を要し,実動作速度でのテスト(at-speed test)[3]が困難であるなどの問題点がある.

これらの問題点を解消するために,近年,レジス タ転送 (RT) レベルでのコントローラ/データパス 回路を対象とするテスト生成やテスト容易化設計法 が提案されている [4],[5],[7]-[9].RT レベルでのコン トローラは状態遷移図で記述され,データパスはレ ジスタ,組合せ回路で構成される演算モジュールな どの回路要素とそれらの回路要素を接続する信号線 で記述される. コントローラのテスト容易化設計法として,文献 [7] の手法がある.この手法では,はじめに組合せ回 路部に対して組合せ回路用のテスト生成アルゴリズ ムを用いてテストベクトル集合を求める.次に,コン トローラ中の内部レジスタにテストベクトルを構成 する値を外部から設定できるかどうかを考える.値 を設定できる場合は,テスト容易化設計を必要とし ない.値を設定できない場合は,無効テスト状態生 成器と呼ばれる回路を付加する.この手法では,無 効テスト状態生成器による面積オーバヘッドは小さ く,短いテスト生成時間で完全故障検出効率を達成 できる.

データパスのテスト容易化設計法として,Genesis [4],[5]や強可検査テスト容易化設計法[8]などがある. これらの手法は階層テスト生成法[6]に基づいてい る.階層テスト生成法では,組合せ回路で構成され る回路要素単体に対してテスト生成およびテストプ ラン生成を行う.テストプランとは,外部入力から その回路要素の入力へテストベクトルを伝搬(正当 化)し,その回路要素の出力応答を外部出力へ伝搬す るための,制御ベクトルの時系列をいう.一般にテ ストプランはテストベクトルの正当化,テスト,出 力応答の伝搬の3フェーズで構成され,各フェーズ の制御ベクトルは,時刻毎に変化する.

コントローラ/データパス回路全体に対する非ス キャンテスト容易化設計法として,コントローラお よびデータパスそれぞれに対して文献 [7] の手法お よび強可検査テスト容易化設計法 [8] を適用した手法 [9] がある.この手法では,コントローラとデータパ スそれぞれのテスト容易性を保証するために,回路 内部にテスト用回路を付加する.強可検査テスト容 易化設計後のデータパスに対して,テストプランを 供給するテストプラン生成回路を回路内部に付加す ることにより,小さい外部ピンオーバヘッドで,実 動作速度でのテスト実行を可能にしている.さらに この手法では,テスト生成時間およびテスト実行時 間を完全スキャン設計法に比べて大幅に短縮してい る.しかし,テストプラン生成回路は順序回路で構 成されるので,その面積オーバヘッドが大きいとい う問題がある。



テストプラン生成回路の面積を縮小するために, 本論文ではデータパスの新しい回路構造の性質とし て,固定制御可検査性を導入し,固定制御可検査性に 基づくデータパスのテスト容易化設計法を提案する. 固定制御可検査性を満たすデータパス中の各回路要 素に対するテストでは、テストプランの各フェーズ において,1個の制御ベクトルを制御入力に固定し ておくことができる.従って,固定制御可検査性を 満たすデータパスでは,各組合せ回路要素に対する テストプランは,高々3個の制御ベクトルで構成さ れ,そのデータパスに対するテストプラン生成回路 は組合せ回路で実現できる.実験では,提案手法は 文献 [9] でのテスト生成時間およびテスト実行時間 と同等であることを示す.データパスの面積オーバ ヘッドは, 文献 [9] と同等であり, テストプラン生 成回路および回路全体の面積オーバヘッドは文献[9] に比べて縮小できたことを示す.

以下,2章では本論文で対象となるコントローラ/ データパス回路,階層テスト生成法,データパスの 強可検査性を定義する.3章では固定制御可検査性 に基づくデータパスのテスト容易化設計法およびテ ストプラン生成法を提案する.4章ではベンチマー ク回路および実設計回路を用いた実験により,提案 手法の有効性を示す.

## 2 諸定義

#### 2.1 コントローラとデータパス

RT レベルでの VLSI 回路は一般に,コントローラ とデータパスから成る(図1).コントローラは状態遷 移図,データパスは回路要素と回路要素を接続する 信号線で記述される.回路要素は,外部入力,外部出 力,ホールド機能を持つレジスタと持たないレジス タ,マルチプレクサ(MUX),加算器や乗算器などの 演算モジュールおよび比較器などの観測モジュール に分類される.各回路要素はポートを持ち,ポート はデータポート,制御ポートおよび観測ポートに分 類される.データポートには,回路要素にデータを 入力する入力ポートと回路要素からデータを出力す る出力ポートがある.制御ポートは,コントローラ から制御信号を入力するポートである.観測ポート は,コントローラへステータス信号を出力するポー トである.信号線は,データ信号線,制御信号線お よびステータス信号線に分類される.データ信号線 は,2つの回路要素のデータポートを接続する.制 御信号線は,コントローラと制御ポートを接続する. ステータス信号線は,観測ポートとコントローラを 接続する、本論文では議論を簡単にするために、以 下の制約を満たすデータパスを考える.以下の制約 のいずれかを満たさないデータパスが与えられた場 合,3章で提案するテスト容易化設計法をそのデー タパスに適用できるようにする必要がある.これに ついては 3.4 節で述べる.

A1: データポートのビット幅は全て等しい.

- A2: 観測モジュール以外の全ての回路要素は,1または2個の入力ポート,1個の出力ポート,高々1個の制御ポートと観測ポートを持つ.観測モジュールは,1または2個の入力ポート,高々1個の制御ポートおよび1個の観測ポートを持つが,出力ポートを持たない.
- A3:外部入力から各回路要素の入力ポート,各回路 要素の出力ポートから外部出力へ経路が存在 する.
- A4:制御信号線は回路要素の制御ポートに直接コントローラから接続される.ステータス信号線は回路要素の観測ポートから直接コントローラへ接続される.

以下,組合せ回路で構成される MUX,演算モジュールおよび観測モジュールを組合せ回路要素と呼ぶ.

### 2.2 階層テスト生成法

階層テスト生成法は,次の2段階から成る.第1 段階ではゲートレベルにおいて,各組合せ回路要素 単体に対して組合せ回路用のテスト生成アルゴリズ ムを用いてテストベクトル集合Vを生成する.第2 段階ではRTレベルにおいて,Vを外部入力から組 合せ回路要素へ正当化し,その出力応答を外部出力 へ伝搬するためのテストプラン(制御ベクトル系列) を求める.

2.3 データパスの強可検査性[8]

定義 1 (強可検査性) データパス *DP* 中の各組合せ 回路要素 *M* に対してテストプラン *TP* が存在し,そ の *TP* で外部入力から *M* の入力ポートへ任意の値 を正当化,かつ *M* の出力ポートから任意の値を外 部出力へ伝搬できるとき,*DP* は強可検査であると いう.

強可検査データパスには,次の特長がある.

- 各組合せ回路要素単体に対して,組合せ回路
  用のテスト生成アルゴリズムを適用するので,
  短いテスト生成時間で完全故障検出効率を達
  成できる.
- テストプラン生成は RT レベルで生成される
  ため,テストプラン生成時間が短い.
- 各組合せ回路要素に対してテストプランが生 成できることを保証しているので、データパス 全体に対して完全故障検出効率を達成できる.

強可検査データパスに対するテストプラン TP は, 外部入力から M の入力ポートへの経路集合 CP 上で テストベクトル集合 V を正当化でき,かつ M の出 力ポート z から外部出力への経路集合 OP 上で出力 応答 O を伝搬できる.一般に TP は以下の 3 フェー ズで構成される.ここで R(CP) を CP 上に存在し, かつ M の入力ポートの直前のレジスタ集合とする. R(OP) を OP 上に存在し,かつ z の直後のレジス タ集合とする.



図 2: テストコントローラを含む RT レベル回路

- 正当化フェーズ:  $R(CP) \neq \phi$ のとき,正当化フェーズの制御ベクトル系列は, $R(CP) \land V$ を正当化する. $R(CP) = \phi$ のとき,正当化フェーズは必要ない.
- テストフェーズ: テストフェーズの制御ベクトル系 列は, V を R(CP)の全てのレジスタから M の全ての入力ポートへ正当化し, z から R(OP) の全てのレジスタへ O を伝搬する. CP の経 路のうち,外部入力から M の入力ポート x ま でにレジスタがないときは,外部入力から x へ直接 V を正当化する. OP の経路のうち, z から外部出力までレジスタがないときは, z か ら外部出力へ O を直接伝搬する.
- 伝搬フェーズ:  $R(OP) \neq \phi$ のとき, 伝搬フェーズで の制御ベクトル系列は, R(OP)の全てのレジ スタから外部出力へOを伝搬する.  $R(OP) = \phi$ のとき, 伝搬フェーズは必要ない.

## 3 RT レベルコントローラ/データ パス回路のテスト容易化設計法

#### 3.1 概要

提案手法では,与えられたRTレベルのコントロー ラ/データパス回路(図1)に対して,文献[9]の手 法と同様に,コントローラとデータパスそれぞれに 対してテスト容易化設計を行う.コントローラに対 しては,文献[7]の手法を適用し,データパスに対し

ては,本論文で提案する固定制御可検査性に基づく テスト容易化設計法を適用する (3.2 節). これらの 手法では,制御信号線およびステータス信号線は外 部から直接制御 / 観測が可能であると仮定している. この仮定を取り除くために,コントローラとデータ パス間にテスト用の回路を付加する(図2).ステー タス信号線上に MUX1 を付加し, データパスの外 部出力側に MUX3 を付加することにより, コント ローラのテストに必要な外部からのステータス信号 線の制御,制御信号線の外部での観測およびコント ローラ内部の状態レジスタ出力 tout [7] の観測が可能 となる.さらに,データパスのテスト用の制御ベク トル系列をデータパスへ供給するためのテストコン トローラを回路内部に付加し(3.3節),制御信号線 上に MUX2 を付加することにより, データパスのテ ストに必要な制御信号線の制御が可能となる.また, MUX1 および MUX3 を利用することにより,デー タパスからのステータス信号線およびデータ信号線 の観測が可能となる.データパスのテスト容易化設 計において付加した回路要素は, テストコントロー ラから付加制御信号線 ACS を介して制御する.テ ストコントローラおよびコントローラ/データパス 間に付加した MUX は直接外部からテストピンを介 して制御する.これらの付加回路のテストピンの制 御を表1に示す.表1において,\*はテストベクト ルまたはテストプランに依存することを示す.

#### 3.2 データパスのテスト容易化設計法

3.2.1 データパスの固定制御可検査性

定義 2 (固定制御可検査性) データパス DP が以下 の条件を満たすとき, DP は固定制御可検査である という.

**C1**: *DP* は強可検査である.

C2: DP中の各組合せ回路要素に対するテストプランの正当化/テスト/伝搬の各フェーズは,各々
 1個の制御ベクトルで構成できる.□

定義2より,固定制御可検査データパスは強可検 査データパスの特長を持つ.さらに,各組合せ回路

表 1: テストピンの制御

	テ	ストヒ	ピン		
$t_0$	$t_1$	$t_2$	$t_3$	$t_4$	動作
0	0	0	0	0	通常動作
1	0	1	*	*	コントローラのテスト
0	1	*	*	*	データパスのテスト

要素のテストプランにおける制御ベクトル数が高々 3個である.従って,固定制御可検査データパスに 対するテストプラン生成回路の回路面積が,文献[9] に比べて小さい.

3.2.2 テスト容易化設計法

提案するテスト容易化設計法では,与えられたデー タパス中の各組合せ回路要素に対して,任意のテス トベクトルを外部入力から正当化するための経路(制 御経路),および任意の出力応答を外部出力へ伝搬す るための経路(観測経路)を決定する.次にそれらの 経路に対して以下2点を実現するようにテスト用の 回路を付加することで,任意の値の伝搬を保証する.

1. 演算モジュールの入出力ポート間での値の伝搬

2. 順序深度の等しい再収斂経路を構成する制御経路 上での値の伝搬のタイミング衝突の解消

順序深度とは,経路上にあるレジスタ数をいう.再 収斂経路とは,異なる回路要素 e1 および2入力ポートを持つ e2 に対して,e1 を始点,e2 を終点とする 任意の異なる経路の対のうち,e1,e2 以外に共通部 分を含まないものをいう.タイミング衝突とは,2つ の異なる値が同時刻に外部入力で必要とされる場合 をいう.

提案手法では,演算モジュール M の入出力ポート間に存在する制御経路または観測経路上で任意の 値が伝搬できることを保証するために,上記1に対 して,スルー機能を M に付加する.スルー機能は, M の入力ポートに印加した値を変えることなく出力 ポートへ伝搬させる機能である.

2 入力ポートを持つ組合せ回路要素 M の各入力 ポートに対する制御経路の対が再収斂経路を構成し, かつその各経路の順序深度が等しい場合がある.こ の場合,任意の異なる値を各入力ポートに対して同



図 3: (a) データパス例, (b) 制御林, (c) 観測林

時に与えることができない.上記2に対して,強可 検査テスト容易化設計法[8]では,レジスタのホー ルド機能を用いて,値の伝搬のタイミング衝突を解 消するが,固定制御可検査性を満たすためには,レ ジスタのホールド機能を利用できない.提案手法で は,テスト MUX またはバイパスレジスタを再収斂 経路の一方の経路上に付加することにより,タイミ ング衝突を解消する.

提案するテスト容易化設計法は以下の5つのステップから成る.

#### ステップ 1: 制御経路の決定

データパス DP 中の各回路要素に対して制御経路 を決定する.一般には,ある外部入力からある入力 ポートへの経路は複数存在するが,テスト実行時間 を短縮するには,順序深度が最小の経路を選択する ことが望ましい.またステップ3においてスルー機 能が付加される場所を極小化するためには,制御経 路同士ができるだけ多くの共有部分を持つことが望 ましい.そこで,各回路要素に対する制御経路の集 合を DP の 外部入力を根として,経路の順序深度に 関する最短経路林として生成する.これにより,テ スト実行時間の短縮およびスルー機能数の削減が可 能となる.ここで,組合せ回路要素の入力ポートに ついて,制御林の葉となるものを非伝搬入力,そう でないものを伝搬入力と呼ぶ. 図 3(a) のデータパス中の各回路要素に対して制御 経路を生成した例を図 3(b) に示す.図 3(b) におい て,各組合せ回路要素の入力ポート x<sub>i</sub> および y<sub>i</sub> は それぞれ,非伝搬入力および伝搬入力を表す.

#### ステップ 2: 観測経路の決定

DP中の各組合せ回路要素に対して観測経路を決 定する.一般には,ある出力ポートからある外部出 力への経路は複数存在するが,制御経路との共有部 分が極大となる経路を選択することにより,ステッ プ5で付加されるスルー機能数を削減できる.従っ て,各回路要素に対する観測経路の集合を DP の外 部出力を根として,経路上の非伝搬入力数に関する 最小経路林を生成する.

図 3(a) のデータパス中の各回路要素に対して観測 経路を生成した例を図 3(c) に示す.

## ステップ 3: スルー機能の付加 (制御経路上の値の伝 搬の保証)

ある制御経路が演算モジュール *M* の伝搬入力 *y* と出力ポート *z* 間を通る場合を考える . *y* – *z* 間にス ルー機能がなければ,スルー機能を *M* に付加する. スルー機能は,加算器や乗算器などの演算モジュー ルであれば,マスク素子を利用することでスルー機 能を低面積で実現できる.マスク素子とは,演算モ ジュールの伝搬入力と出力ポート間に任意の値を伝 搬するのに必要な定数を非伝搬入力に対して発生す る回路である.マスク素子を用いてスルー機能を実 現できない場合は,MUXを付加してスルー機能を 実現する.

図 3(b) において, adder1, adder2 および mult.1 の伝搬入力と出力ポート間のスルー機能 (マスク素 子) をそれらの演算モジュールに付加する.

## ステップ 4: テスト MUX またはバイパスレジスタ の付加

順序深度の等しい経路対で構成される再収斂経路 ごとに,テスト MUX またはバイパスレジスタを付 加すると,付加回路による面積オーバヘッドが大き くなる可能性がある.従って,付加回路数を少なく するために,以下のようにテスト容易化設計を行う.

外部入力からステップ1で生成した制御経路上の 伝搬入力に関する幅優先探索を行い,2入力ポート を持つ組合せ回路要素の伝搬入力に到達した順番に, その組合せ回路要素に順番を付ける.この順に,外 部入力から組合せ回路要素 M の各入力ポートまで の制御経路の対が,各入力ポートを終点として,順 序深度の等しい再収斂経路を構成するかどうかを調 べる.順序深度の等しい再収斂経路が構成される場 合には,その再収斂経路を構成する経路上で任意の 値が伝搬できるようにタイミング調整を行う.再収 斂経路を始点として,再収斂経路を構成する一方の 経路上にテスト MUX(TM) またはバイパスレジスタ (BR)が既に付加されている場合がある.これらの 付加回路を用いて,一方の経路上の順序深度を変更 することができれば,新たにテスト容易化設計を行 う必要はない.この場合,Mの制御経路をこれらの 付加回路を用いることができるように変更する.再 収斂経路を構成する経路対のどちらにも TM または BRが存在しない場合は、以下のように TM または BRを付加する.ここで,再収斂経路の始点および 終点となる回路要素をそれぞれ e1 および e2 とする. 再収斂経路を構成する経路で, e1の出力ポートから  $e_2$ の伝搬入力までの経路を $p_c$ とする.

(1)*p*<sub>c</sub>上にレジスタが存在する場合

*p*<sub>c</sub> 上にレジスタが存在する場合は TM を付加す

る.ここで, $p_c$ 上にある $e_1$ の直後のレジスタをrとする.rの出力ポートをz'とし,rの直後の回路 要素の伝搬入力をx'とする.また,TMの2つの 入力ポートをxおよびyとし,出力ポートをzとす る.このとき,TMを付加する場所について考える. TMを外部入力に近い場所に付加すれば,TMを再 利用できる可能性が高くなり,面積オーバヘッドを 縮小できると期待できる.そこで,TMをrの直後 に付加する.

z'-x'間の信号線を除去し,TMの $x \ge z$ はそ れぞれ,z'およびx'を接続する.rが自己ループを 持つ場合,rの直前の信号線とTMの入力ポートyを接続すると,非同期ループを作ることになる.そ こで,非同期ループを作らない接続を考える.外部 入力からrの入力ポートまでの制御経路を $p_r \ge 0$ ,  $p_r \ge$ にあるレジスタ集合を $R_i \ge$ する. $R_i \ne \phi$ のと き,rに最も近いレジスタの出力ポートとyを接続 する. $R_i = \phi$ のとき, $p_r$ の始点である外部入力と yを接続する.

TM のテストを考える.TM の観測経路は *p<sub>c</sub>* と 共有しているので,TM の出力応答の伝搬のための 観測経路を構成する必要はない.また TM の各入力 ポートを終点とする制御経路の対は再収斂経路を構 成するが,順序深度が異なるので,任意の値の伝搬 を保証できる.

(2)pc 上にレジスタが存在しない場合

p<sub>c</sub>上にレジスタが存在しない場合は,TMの付加 の場合と同様に,p<sub>c</sub>上のe<sub>1</sub>の直後にBRを付加す る.BRを構成するMUXのテストについて考える. 付加したBRの出力ポートはe<sub>2</sub>の伝搬入力に接続 しているので,そのMUXの出力応答の伝搬のため の観測経路を新たに構成する必要はない.また,そ のMUXの入力ポートへの経路の対は再収斂経路と なるが,順序深度が異なるので,任意の値の伝搬を 保証できる.

図 3(b) において, mux3, adder1, adder2, mux2, mult.1, mux1の順で, これらの組合せ回路要素の各 入力ポートまでの制御経路が順序深度の等しい再収 斂経路を構成しているかどうかを調べる.adder1の 入力ポートまでの各制御経路は, 順序深度が1であ

り,外部入力 PI1 を始点として再収斂経路を構成す る. PI1 と adder1 の伝搬入力  $y_1$  間にレジスタ  $r_2$  の み存在するので, r<sub>2</sub>の直後に TM1 を付加する.こ れにより, y1 までの制御経路の順序深度が0となる 経路を用いてタイミング調整を行う.mux2の伝搬 入力 y3 の取り得る順序深度は, y3 までの制御経路上 に TM1 が存在するので, 0 または 1 となる. mux2 の非伝搬入力 x3 までの制御経路の順序深度は1 で あるので, y3 までの制御経路の順序深度が0となる ように y3 までの制御経路を変更することで,タイミ ング調整を行う.mux1の伝搬入力 y5の取り得る順 序深度は, y<sub>0</sub> までの制御経路上に TM1 が存在する ので,0または1となる.mux1の非伝搬入力 x<sub>5</sub>ま での制御経路の順序深度は1であるので, y5 までの 制御経路の順序深度が0となるように y5の制御経 路を変更することで,タイミング調整を行う.他の 組合せ回路要素は,順序深度または制御経路の始点 となる外部入力が異なるので,タイミング衝突は起 きない.

## ステップ 5: スルー機能の付加(観測経路上の値の伝 搬の保証)

ステップ2で生成した組合せ回路要素 M に対す る観測経路が2入力演算モジュール M<sub>i</sub>を通る場合 を考える.観測経路が $M_i$ の非伝搬入力x上を通る 場合, $M_i$ の伝搬入力xと出力ポートz間にスルー 機能がない場合には,任意の値を伝搬できない.こ こで, $M_i$ のyに定数を与えてx - z間のスルー機 能を実現できる場合について考える.外部入力から  $M_j$ のyへ定数を印加できれば, $M_j$ のx - z間のス ルー機能を新たに付加する必要はないので,スルー 機能実現のための付加回路面積を削減できる.そこ で,外部入力から $M_i$ のx - z間のスルー機能を実 現するのに必要な定数を  $M_j$  の y へ印加するための 経路(補助経路)の利用について考える.ただし,y に対する補助経路と, Mの入力ポートへ任意の値を 印加するのに用いる経路または *M<sub>i</sub>*とは別の演算モ ジュール M'のスルー機能を実現するための定数の 印加に用いる補助経路間でタイミング衝突が起きる 場合がある.そこで,以下の3つのいずれかの条件 を満たすかどうかを調べることにより,タイミング 衝突が起きるかどうかを判定する.ここで, M の出 カポートから M<sub>j</sub> の x までの観測経路上に存在し, かつ M<sub>j</sub> に最も近い組合せ回路要素を M'とする. また, Iを M の入力ポートヘテストベクトルを印加 し,かつその出力応答を x へ伝搬するのに必要な外 部入力の集合とする. I 中の全ての外部入力の制御 時刻はステップ4までに決定しているものとする.

- **C1:** *M<sub>j</sub>* の *y* への補助経路の始点となる外部入力が *I* のどの外部入力とも異なる.
- C2: 条件 C1 を満たさないが, M<sub>j</sub>の y への補助経 路の始点となる外部入力の制御時刻が他の入 カポートに値を伝搬するのに必要な外部入力 の制御時刻と異なる.
- C3: 条件 C1, C2 を満たさないが, M<sub>j</sub> の y への補 助経路の始点となる外部入力の制御時刻を,補 助経路上にステップ4で付加したテスト MUX またはバイパスレジスタを用いて他の入力ポー トに値を伝搬するのに必要な外部入力の制御 時刻と異なる制御時刻に変更できる.または, 他の入力ポートに値を伝搬するのに必要な外部 入力の制御時刻が, M'の出力ポートから M<sub>j</sub> の x までの観測経路上にステップ4 で付加し たテスト MUX またはバイパスレジスタを用 いて変更できる.

以上のいずれかを満たす場合は,補助経路を用い て,適切な時刻に補助経路に対する外部入力を制御 できるように,補助経路および観測経路を決定する. 以上のどの3つの条件も満たさない場合は,*M<sub>j</sub>*に 対して *x-z* 間のスルー機能を付加する.

図 3(a) に対する固定制御可検査データパスを図 4 に示す.図 3(c) において,mux1 の観測経路上 に adder1 および mult.1 の非伝搬入力が存在する. mux1 の各入力ポートに対する各制御経路の始点は 共に外部入力 PI1 である.また,PI1 から mux1 の y<sub>5</sub> および x<sub>5</sub> までの順序深度はそれぞれ,0 および 1 である.mux1 の出力ポートから adder1 の非伝搬入 力 x<sub>1</sub> までの観測経路の順序深度は0 である.adder1 の伝搬入力 y<sub>1</sub> に対する制御経路の始点は外部入力 PI1 であり,その制御経路上に TM1 が存在するの



図 4: 固定制御可検査データパス



図 5: M の制御経路, 観測経路, および副テスト用の経路

で, y<sub>1</sub> までの制御経路の順序深度は 0 である.従っ て, y<sub>1</sub> に対する制御経路を補助経路として利用でき る条件を満たさないので, adder1 の非伝搬入力と出 カポート間のスルー機能 (thru4) を adder1 に付加す る.PI1 から mult.1 の非伝搬入力 x<sub>4</sub> までの制御経 路の順序深度は 1 および 2 である.mult.1 の伝搬入 力 y<sub>4</sub> に対する制御経路上に TM1 が存在するので, y<sub>4</sub> までの制御経路の順序深度は 0 である.従って, 条件 C2 を満たすので, y<sub>4</sub> に対しては補助経路 PI1

TM1 adder2 mux2 mult.1 を利用できる.

3.2.3 テストプラン生成法

主テストと副テスト データパスの回路要素のテストには,主テストと副テストがある.主テストでは, 外部入力から回路要素の入力ポートまでの制御経路

時刻	PII	PI2	ml	m2	m3	TM	11	12	15	thrul	thru2	thru3	thru4	PO1	フェーズ
1	а	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	-	正当化
2	b	Х	0	Х	Х	1	1	Х	Х	Т	Х	Х	Т	-	テスト
3	1	Х	v	1	v	1	v	v	1	v	1	v	х	-	/二 thū
4	Х	Х	л	1	л	1	л	л	1	л		л		0	IZA JAIX
a, b: タ O: 外 T: 制	外部 部出 御ポ	入力/ 力で( ート/	への: の出 への <sup>:</sup>	テス 力応 テス	、トノ 5答 くト	パタ の観 パタ	ンE  測 ン(	「D加 タ・ のE	コタ イミ 卩加	イミング	ング ミング	ブ	X: ドン -: 観湃	/トケフ 則不要	7

図 6: テストプラン例 (図 4:adder1)

を用いてテストベクトルを印加し,出力ポートから 外部出力までの観測経路を用いてその出力応答を伝 搬する.ここで,図5の2入力ポートx,yを持つ回路 要素 M の制御経路について考える. M の入力ポー ト x の制御経路が図 5(a) のように M 自身を通る場 合, 主テストの際に, M の故障によって x に誤った テストベクトルが印加される場合があるので,故障 による誤りが M の出力ポート z に現れない可能性 がある.そこで M の主テストを行う前に, y までの 制御経路, y-z 間の経路および M の観測経路からな る経路上 (図 5(c) 参照) に, x へ印加するテストベク トルを伝搬させて, y-z 間の経路上でその値が変化 しないことを外部出力で観測する.これを副テスト といい, M の副テストで故障が検出されれば, テス トは終了する. M の副テストで故障が検出されなけ れば, M の主テストを行う. 副テストのテストプラ ンは,主テストのテストプランと同様に生成できる ので、以下では主テストのテストプラン生成につい て述べる.

テストプラン 3.2.2 節で提案したテスト容易化設計 では,与えられたデータパス DP にテスト用の回路 要素を付加したことにより,DP 中の組合せ回路要 素 M に対して,M をテストするための制御経路, 観測経路および補助経路を用いて,任意のテストベ クトルの外部入力からの印加およびその出力応答の 外部出力からの観測ができることを保証した.これ らの経路上に存在する回路要素に適切な制御信号を 印加することで,それらの経路は活性化できる.従っ て,M のテストに対して,M に対する全ての制御 経路および補助経路は,制御ベクトル C をそれらの 経路上に存在する回路要素の制御ポートへ印加する ことで活性化できる.同様に,M に対する観測経路 と全ての補助経路は,制御ベクトルOをそれらの経路上に存在する回路要素の制御ポートへ与えることで活性化できる.

はじめに,Mに対するテストプランの正当化フェー ズおよび観測フェーズにおける制御ベクトル系列を 考える.正当化フェーズにおける制御ベクトル系列 は制御ベクトルCのみで構成できる.観測フェーズ における制御ベクトル系列は制御ベクトルOのみ で構成できる.正当化フェーズおよび観測フェーズ での制御ベクトル系列長を考える.ここで, $d_c$ およ び $d_o$ をそれぞれ,制御経路および観測経路の最大 順序深度とする.また, $d_s$ を観測経路と補助経路を 連接してできる経路の最大順序深度とする.正当化 フェーズおよび観測フェーズにおける制御ベクトル 系列長はそれぞれ, $max(d_c, d_s - d_o)$ および $d_o$ で ある.

次に, *M* に対するテストプランのテストフェーズ における制御ベクトル*T* を考える.以下の経路は制 御ベクトル T をそれらの経路上に存在する回路要素 の制御ポートへ与えることで活性化できる.

- Mの制御経路上に存在し,かつ Mの直前の レジスタから Mの入力ポートまでの部分制御 経路
- *M*の出力ポートから,*M*の観測経路上に存在し,かつ*M*の直後のレジスタまでの部分観測 経路
- 外部入力から M の入力ポートまでの順序深度
  0の制御経路
- Mの出力ポートから外部出力までの順序深度
  0の観測経路
- 観測経路上に存在する2入力演算モジュールの伝搬入力までの補助経路

図 4 の adder1 に対するテストプランを図 6 に示す. テストプランは,3 つの制御ベクトル C, T および O で構成できる.テストプラン長は, $max(d_c, d_s - d_o) + d_o + 1$  である.制御ポートに対応するテスト ベクトルについては次節で述べる.

#### 表 2: テストコントローラの制御

	t.	тc	ode	<b></b> 新作									
	1	$t_3$	$t_4$	±111F									
	0	Х	х	通常動作									
		0	0	TVR, TPR ← PI	リセット								
	1	0	1	$Z \leftarrow TP_J(TPR)$	正当化								
		1	0	$Z \leftarrow TP_{T}(TPR, TVR)$	テスト								
		1	1	$Z \leftarrow TP_{P}(TPR)$	伝搬								

 $TP_{J}$ : 正当化フェーズの制御ベクトル  $t_{i}$ : テストピン X: ドントケア  $TP_{T}$ : テストフェーズの制御ベクトル mode: モード切替信号  $TP_{p}$ : 伝搬フェーズの制御ベクトル Z: 制御信号線

#### 3.3 テストコントローラ

テストプランはデータパス中の全ての組合せ回路 要素に対して生成される.テストプランのデータパ スへの供給は,制御信号線を用いて行う.一般にコ ントローラの外部入力のビット幅は,制御信号線の ビット幅より小さいので,コントローラの外部入力 から直接テストプランを供給することはできない. そのため回路内部でテストプランを生成することを 考える.RT レベル回路において,全てのテストプ ランはテストコントローラによって生成する (図2). テストコントローラはテストプラン生成回路  $T\mathcal{P}G$ , テストベクトルレジスタ (TVR) および対象テスト プランレジスタ (TPR) から成る. TPR は, テス トプランに対応する番号を格納する.TPRのビット 幅は,データパス中に存在する組合せ回路要素のテ ストプランの総和を m(副テストプランを含む)とす ると,  $[log_2m]$ である. TPGは, TPR に設定され たテストプラン番号に対応するテストプランを生成 する. TPG はテスト対象となる組合せ回路要素 Mが制御ポートを持つ場合,テストフェーズにおいて, TVR にあらかじめ格納されたテストベクトルを制 御ポートに対して印加する.TVRのビット幅は,テ スト対象となる組合せ回路要素に接続される制御信 号線の最大ビット幅である.

テストコントローラの制御を表 2 に示す. TPR お よび TVR は  $t_3$  および  $t_4$  を制御することで,値を ロードする.表 2 において, $mode(t_3,t_4)$  が (0,0) の 場合,TPR および TVR に対してそれぞれ,テスト プラン番号および制御入力に対するテストベクトル をロードする. $mode(t_3,t_4)$  が (0,1) の場合は TPR に格納されたテストプラン番号に対応するテストプ ランの正当化フェーズの制御ベクトル,(1,0)の場合 はテストフェーズの制御ベクトル,(1,1)の場合は伝 搬フェーズの制御ベクトルを出力する.また,t<sub>1</sub>が 0の場合,制御信号線には回路の通常動作を実行す るための制御ベクトルを 3.2.2 節で付加した回路の 制御ポートに印加する.

 $TPG \ o \ mode(t_3, t_4)$  は実動作速度で制御可能なの で,データパスの各組合せ回路要素に対して,実動 作速度でのテスト実行が可能である.

3.4 データパスの制約緩和

2章で述べたデータパスの4つの制約のいずれか を満たさないデータパスが与えられた場合,以下に 述べる処理を行うことにより,固定制御可検査テス ト容易化設計法をそのデータパスに適用できる.

- データポートのビット幅が異なる場合 演算器  $M(\lambda f) n ビット, 出f) m ビット) で$  $<math>n \neq m$ のとき, Mの出力ポートの|n-m|ビッ トの信号線上にテスト MUX を付加する.n >mのとき, Mの伝搬入力に接続されたn-mビットの信号線と付加したテスト MUX を接 続する.n < mのとき, 新たに外部入力から のm - nビットの信号線を付加し, その信号 線と付加したテスト MUX を接続する.
- n(n > 2) 個の入力ポートを持つ回路要素が存在する場合
  はじめに回路要素 M を,2入力の組合せ回路要素を(n-1) 個直列に接続したもので置き換え,そのデータパスに対して,M 以外の回路要素のテストプランが存在するように3.2.2節のテスト容易化設計法を適用する.次に,M
  の n 本の制御経路を用いて,n 個の入力ポートを同時に制御できるようにテスト容易化設計
  計(例えば,n本の制御経路全ての順序深度が異なるように設計変更)を行えば,M のテストプランの存在が保証できる.
- A3 を満たさない回路要素が存在する場合
  回路要素 M の入力ポートへ外部入力からの経

路がない場合, M の入力ポートの直前にテス ト MUX を付加し, その入力ポートを直接外 部入力から制御可能にする. M の出力ポート から外部出力への経路がない場合, 外部出力の 直前にテスト MUX を付加し, その出力ポー トを直接外部出力で観測可能にする.

A4を満たさない回路要素が存在する場合
 回路要素 Mの制御入力がコントローラから直接制御できない場合,制御入力の直前にテスト
 MUXを付加し,その制御入力を直接制御可能にする.Mのステータス出力がコントローラ
 へ接続していない場合,ステータス出力を観測するための信号線およびテスト MUX を付加し,そのステータス出力を直接外部出力で
 観測可能にする.

## 4 実験結果

本章では,ベンチマーク回路および実設計回路を 用いた実験により,完全スキャン設計法,文献[9](以 後,強可検査法と呼ぶ)および提案手法を,テスト 容易化設計に伴う面積オーバヘッド,テスト生成時 間,テスト実行時間および故障検出効率について比 較した結果を述べる.実験に使用した RT レベルベ ンチマーク回路は, GCD と PAULIN[4], LWF と JWF[10] である.また実設計回路として, RISCプ ロセッサ(以下, RISCと呼ぶ)を使用した.これらの 回路の特性を表3に示す.#PI,#POはコントロー ラおよびデータパスそれぞれの外部入力数および外 部出力数を表す.コントローラに関して,#State, #Status および#Control はそれぞれ,状態数,ス テータス入力数および制御出力数を表す.データパ スに関して | bit |, #Reg および#Mod. はそれぞ れ,ビット幅,レジスタ数および演算モジュール数 を表す.

論理合成ツールには AutoLogicII(Mentor Graphics),テスト生成ツールには TestGen(Synopsys),計 算機には SUN Ultra60 を使用した.

各手法のテスト生成結果を表4に示す.テスト生 成時間は,強可検査法および提案手法では,完全ス

回路	而積 (aata)				コントロ-	-ラ	データパス							
	шл <u>я</u> ( <i>guit</i> )	#PI	#PO	#State	#Status	#Control	面積 (gate)	#PI	#PO	bit	#Reg.	#Mod.	面積 (gate)	
GCD	1524.50	1	1	4	3	7	169.40	32	16	16	3	1	1350.90	
JWF	6875.40	1	0	8	0	38	199.50	80	80	16	14	3	6671.70	
LWF	1986.20	1	0	4	0	8	57.70	32	32	16	5	3	1924.30	
PAULIN	24965.60	1	0	6	0	16	123.50	64	64	32	7	4	24833.70	
RISC	62287.60	1	2	11	54	62	3986.90	32	96	32	40	4	58157.90	

#### 表 3: コントローラ/データパス回路の特性

表 4: テスト生成結果

同敗	テン	スト生成時	間 (秒)		テスト	- 実行時間	(サイク)	IV)	故障検出効率(%)				
шш	DFT 前	完全 スキャン	強可  提案 検査法 手法		DFT 前	完全 スキャン	強可 検査法	提案 手法	DFT 前	完全 スキャン	強可 検査法	提案 手法	
GCD	18055.53	171.51	0.69	0.69	9	6629	504	504	4.92	100.00	100.00	100.00	
JWF	2348.24	2.88	0.37	0.27	488	20519	1497	1621	98.14	100.00	100.00	100.00	
LWF	171.68	0.47	0.27	0.27	322	4066	517	443	99.64	100.00	100.00	100.00	
PAULIN	20362.55	4.68	2.11	2.20	283	16187	2193	2172	97.01	100.00	100.00	100.00	
RISC	288102.05	51740.92	71.50	72.29	4298	1006154	9674	7768	62.31	99.97	99.99	99.99	

表 5: 面積オーバヘッド

		面積オーバヘッド (%)														外部ピンオーバヘッド (#)		
回路	完全	完全									提案	手法	完全	強可	提案			
	スキャン		С	DP	$T\mathcal{PG}$	TMR,TPR	MUX		С	DP	$T\mathcal{PG}$	TMR,TPR	MUX	スキャン	検査法	手法		
$\operatorname{GCD}$	26.6	39.7	1.1	2.6	19.1	4.1	12.8	32.8	1.1	2.6	12.2	4.1	12.8	3	5	5		
$_{\rm JWF}$	26.7	37.1	0.4	5.2	20.5	1.4	9.7	41.9	0.4	9.3	20.7	1.4	10.0	3	5	5		
LWF	33.4	48.6	0.8	18.1	17.2	3.9	8.6	44.6	0.8	18.1	13.2	3.9	8.6	3	5	5		
PAULIN	7.4	8.1	0.2	1.2	4.9	0.4	1.4	7.1	0.2	2.5	2.6	0.4	1.4	3	5	5		
RISC	16.7	27.3	0.1	10.9	12.3	0.2	3.6	21.0	0.1	9.6	7.4	0.2	3.7	3	6	6		

キャン設計法に比べて短い.特に RISC では,提案 手法は完全スキャン設計に比べて約 1/700 と大幅に 短縮している.強可検査法および提案手法では,組 合せ回路要素単体に対してテスト生成を行うのに対 して,完全スキャン設計法では組合せ回路全体に対 してテスト生成を行う.従って,強可検査法および 提案手法は,より大規模な回路に対するテスト生成 時間を完全スキャン設計法よりも大幅に短縮できる と期待できる.

完全スキャン設計法のテスト実行時間は「テスト ベクトル数」×(「FF 数」+1)+「FF 数」とした.強 可検査および提案手法のテスト実行時間は,(全ての 組合せ回路要素の「テストベクトル数」×「テスト プラン長」の和)+(コントローラのテスト実行時間) とした.強可検査法および提案手法のテスト実行時 間は,ベンチマーク回路では完全スキャン設計に比 べて約1/10と短く,RISCでは,約1/130と大幅に 短縮している.

故障検出効率は,強可検査法および提案手法では,

ベンチマーク回路では全て 100%を達成している. RISC に対する故障検出効率は 99.99%である.これ は,TestGen が RISC に含まれる乗算器に対してテ ストベクトルを一部生成できなかったためである. しかし,強可検査法や提案手法では,全ての組合せ 回路要素に対して完全故障検出効率を達成できれば, データパス全体に対して完全故障検出効率を達成で きることが保証されている.

テスト容易化設計に伴う付加回路による面積オー バヘッドおよび外部ピンオーバヘッドを表5に示す. 本論文では,テストプラン生成回路*TPG*の回路面 積を強可検査法より縮小するために,データパスの 固定制御可検査性を提案した.*TPG*の回路面積につ いて,提案手法はJWF以外は強可検査法に比べて 縮小できた.特にRISCでは,*TPG*の回路面積が強 可検査法では約1万ゲートであったが,提案手法で は約5千ゲートまで縮小できた.提案手法は*TPG* の回路面積を縮小するために,強可検査法と比べて データパスに対する要求が強くなり,データパスの

面積オーバヘッドが大きくなると考えられるが,実 験で使用したほとんどの回路で提案手法は強可検査 テスト容易化設計法と同等の面積オーバヘッドであ ることを示している.特にRISCにおいては,提案 手法のデータパスの面積オーバヘッドは強可検査法 より小さくなった.回路全体の面積オーバヘッドに ついて,提案手法は強可検査法に比べてJWF 以外 は小さいが,完全スキャン設計法に比べて大きい. しかし,提案手法と完全スキャン設計法の差は小さ い.JWFは,ほとんどのレジスタがホールド機能を 持ち, 強可検査テスト容易化設計ではスルー機能が 3個だけ付加されるのに対し,提案手法ではテスト MUX が 2 個とスルー機能が 4 個付加される. 従っ て,新たに付加した制御信号線数が,提案手法は強 可検査法より3本多い.また強可検査データパス中 の各組合せ回路要素に対するほとんどのテストプラ ンが3つの制御ベクトルで構成できる.従って,提 案手法による JWF の面積オーバヘッドは強可検査 法より大きいが,その差は小さい.

外部ピンオーバヘッドについて,提案手法は強可 検査法と同じであるが,完全スキャン設計法より多 い.強可検査法と提案手法において,RISCにおける 外部ピンオーバヘッドは,他の外部ピンオーバヘッ ドより多い.これは,データパスの外部出力のビット 幅よりも制御信号線のビット幅が大きいので,デー タパスの外部出力で MUX が2 段必要となったため である.

次に,テスト容易化設計による回路の性質劣化に ついて考える.完全スキャン設計法では,MUXが 全てのレジスタに付加される.提案手法では,レジ スタ間の経路上にマスク素子とMUXが両方付加さ れる場合がある.そのため,提案手法適用後の回路 の性質劣化は完全スキャン設計法に比べて大きいが, 実験で用いたJWF,PAULINおよびRISCそれぞ れにおいて1箇所のみであった.本論文ではクリティ カルパスを考慮していないが,クリティカルパス上 にはマスク素子とMUXを両方付加しない,または 何も付加しないなどの処理を考慮したテスト容易化 設計を行うことで,回路の性質劣化を抑えることが できると考えられる.

## 5 むすび

本論文では,データパスの新しい回路構造の性質 として固定制御可検査性を定義し,固定制御可検査 性に基づくテスト容易化設計法,およびテストプラ ン生成法を提案した.データパスのテスト生成法は, 階層テスト生成法に基づいており,各組合せ回路要 素単体に対して組合せ回路用のテスト生成アルゴリ ズムを用いてテスト生成を行うので,短いテスト生 成時間で完全故障検出効率を達成できる.また固定 制御可検査性は,データパス中の各組合せ回路要素 のテストプランの制御ベクトル数は高々3個であるた め,提案手法ではテストプラン生成回路 TPG を組 合せ回路で構成できる.従って,提案手法ではTPG の面積は文献 [9] に比べて小さくできる.さらに本 論文では,データパスに対する制約を文献 [9] に比 べて緩和している.従って,提案手法は文献[9]に 比べて適用範囲が広い.ベンチマーク回路および実 設計回路を用いた実験では,提案手法は文献 [9] と 比較して,テスト生成時間,テスト実行時間の点で 同等で,面積オーバヘッドは小さいことを示した.

謝辞 本研究に際し,多くの貴重な意見を頂いた 奈良先端科学技術大学院大学の増澤利光助教授,井 上美智子助手ならびに広島市立大学の井上智生助教 授に深く感謝します.本研究は一部,(株)半導体理 工学研究センター(STARC)との共同研究,及び,文 部省科学技術研究費補助金・基盤研究 B(2)(課題番 号 09480054)の研究助成による.

## 参考文献

- H.Fujiwara, "Logic testing and design for testability", The MIT press, Cambridge, 1985.
- [2] M.Abramovici, M.A.Breuer and A.D. Friedman, "Digital Systems Testing and Testable Design," Computer Science Press, New York, 1990.
- [3] P.C.Maxwell, R.C.Aitken, V.Johansen and I.Chiang, "The effect of different test sets on quality level prediction: when is 80% better

than 90%?," Proc. of International Test Conference, pp.358-364, 1991.

- [4] I.Ghosh, A.Raghunathan and N.K.Jha, "Design for hierarchical Testability of RTL circuits obtained by behavioral synthesis," Proc. of IEEE Transaction on Computer Aided Design, VOL.16, NO.9, pp.1001-1014, Sept. 1997.
- [5] I.Ghosh, A.Raghunath and N.K.Jha, "Hierarchical test generation and design for testability methods for ASPP's and ASIP's," IEEE Trans. on Computer Aided Design, Vol.18, NO.3, pp.357-370, aMarch 1999.
- [6] B.T.Murray and J.P.Hayes, "Hierarchical test generation using pre computed tests for modules," IEEE Trans.on Computer Aided Design, VOL.9, NO.6, pp.594-603, June 1990.
- [7] 大竹哲史, 増澤利光, 藤原秀雄, "完全故障検出 効率を保証するコントローラの非スキャンテ スト容易化設計法,"電子情報通信学会論文誌, Vol.J81-D-I, No.12, pp.1259-1270, Dec. 1998.
- [8] 和田弘樹, 増澤利光, K.K.Saluja, 藤原秀雄, "
  完全故障検出効率を保証する RTL データパスの非スキャンテスト容易化設計法,"電子情報通信学会論文誌, Vol.J82-D-I, No.7, pp.843-851,
  July 1999.
- [9] S.Ohtake, H.Wada, T.Masuzawa and H. Fujiwara, "A non-scan DFT method at registertransfer level to achieve complete fault efficiency," Proc. of Asia and South Pacific Design Automation Conference 2000, pp.599-604, 2000.
- [10] M.Inoue, K.Noda, T.Higashimura, T. Masuzawa and H.Fujiwara, "High-level synthesis for weakly testable data paths," IEICE Trans. on Information and Systems, Vol.E81-D, No.7, pp.645-653, July 1998.