レジスタ転送レベルでのデータフロー依存型回路の 階層テスト 容易化設計法

永井 慎太郎, 大竹 哲史, 藤原 秀雄

奈良先端科学技術大学院大学 情報科学研究科
 〒 630-0101 奈良県生駒市高山町 8916-5
 TEL: 0743-72-5226 FAX: 0743-72-5229
 E-mail: {shinta-n, ohtake, fujiwara}@is.aist-nara.ac.jp

あらまし 本論文では,コントローラの機能を考慮したデータパスの階層テスト容易化設計法を提案する. データパスの階層テスト生成法では,各回路要素に対してテスト生成およびテストプラン生成を行う.テスト プランとは,外部入力から回路要素の入力ヘテストベクトルを正当化し,その応答を外部出力へ伝搬するため の制御ベクトルの時系列をいう.提案手法では,拡張データフローグラフを用いてコントローラから制御ベク トル系列を抽出し,これを用いてテストプランを構成する.これにより,データパスヘテストプランを供給す るための付加回路の面積を小さくできる.提案手法はさらに,実動作速度でのテスト実行(at-speed test)が可 能で,データパスに対して完全故障検出効率を保証できる.

A Method of Design for Hierarchical Testability for Data Flow Intensive Circuits at Register Transfer Level

Shintaro Nagai, Satoshi Ohtake and Hideo Fujiwara

Graduate School of Information Science, Nara Institute of Science and Technology 8916-5, Takayama, Ikoma, Nara 630-0101 TEL: +81-743-72-5226 FAX: +81-743-72-5229 E-mail: {shinta-n, hiroki-w, ohtake, fujiwara}@is.aist-nara.ac.jp

Abstract This paper proposes a non-scan DFT method for hierarchical testability of a register-transfer level data path using control vector sequences generated by an original controller. In hierarchical test generation, a test plan for each module in the data path is generated. The test plan consists of a control vector sequence that can justify any value to the inputs of the module under test from some primary inputs and can propagate its output value to a primary output. In order to generate a control vector sequence for a test plan from the original controller, we extract an extended test control data flow graph from the data path and the controller. In our proposed method, the area overhead for a hierarchically testable data path is smaller than our previous work since the area overhead for the test controller to supply such test plans to the data path is small. Furthermore, our proposed method can achieve complete fault efficiency and at-speed testing.

1 はじめに

近年の VLSI 回路の大規模化・高集積化により,回 路のテストは困難な問題になっている.そのため,回 路をテストの容易な回路に変更するテスト容易化設 計の研究が進められている.テスト容易化設計では, テスト容易化のための付加回路の面積オーバヘッド をできるだけ小さく抑え,テスト生成やテスト実行 にかかる時間の短縮や,故障検出効率¹の向上が目標 である.

組合せ回路に対しては実用的なテスト生成時間で 完全故障検出効率²を達成できるテスト生成アルゴリ ズムが提案されている[1].これに対して,順序回路 では一般に実用的なテスト生成時間で高い故障検出 効率を得るのは困難である.そのため,順序回路に 対して組合せ回路用のテスト生成アルゴリズムを用 いてテスト生成が可能となるように回路のテスト容 易化を行う手法が提案されている.

代表的なテスト容易化設計法として完全スキャン 設計法がある.完全スキャン設計法では,組合せ回 路用のテスト生成アルゴリズムを用いてテスト生成 を行い,高い故障検出効率を達成できるが,実動作 速度でのテスト実行ができない.また,回路の大規 模化に伴い,テスト生成の対象となる回路の規模が 大きくなると,テスト生成時間が長くなり,故障検 出効率が低くなる可能性がある.さらに完全スキャ ン設計法では,長いテスト実行時間を要する.

完全スキャン設計法での問題点を解消するために、 レジスタ転送 (RT) レベルでのデータパスを対象と したテスト生成法やテスト容易化設計法が提案され ている [2]~[8]. これらの手法はデータパスの階層テ スト生成法 [9] に基づいている.階層テスト生成法 では,ゲートレベルにおいて組合せ回路で構成され る回路要素単体に対してテスト生成を行い,RTレ ベルで各回路要素に対してテストプラン生成を行う. テストプランとは,外部入力から回路要素の入力へ テストベクトルを正当化し,その回路要素の出力応 答を外部出力へ伝搬するための制御ベクトルの時系 列をいう.階層テスト生成法では組合せ回路で構成 される回路要素単体に対してテスト生成を行うので, テスト生成の対象回路の規模が小さく,短いテスト 生成時間で完全故障検出効率を達成できる.また, 回路の通常動作時のデータ転送に用いる信号線上で テストベクトルの正当化および出力応答の伝搬を行 うので,完全スキャン設計法に比べてテスト実行時

間が短く,実動作速度でのテスト実行が可能である. しかし一般に各回路要素に対してテストプランが存 在するとは限らないので,これらの手法ではテスト 対象の回路要素に対してテストプランが存在するよ うにデータパスのテスト容易化を行っている.

データパスの強可検査テスト容易化設計法 [2] で は、レジスタのホールド機能および演算器のスルー 機能を用いてデータパスを設計変更する.この手法 では、テスト生成時間およびテスト実行時間は完全 スキャン設計法に比べて短く、実動作速度でのテス ト実行が可能である.強可検査法 [3] では、テストプ ランを通常動作に用いるコントローラの機能を考慮 せずに構成しているので、テストプランをデータパ スへ供給するためのテストコントローラおよびマル チプレクサ (MUX)を回路内部に付加している.し かし強可検査法では、テストコントローラや付加し た MUX の面積が大きいため、回路全体の面積オー バヘッドが完全スキャン設計法に比べて大きいとい う問題がある.

強可検査法でのテストコントローラの面積を削減 するために,データパスの新しいテスト容易性とし て固定制御可検査性を導入し,固定制御可検査性に 基づくテスト容易化設計法(固定制御可検査法)を提 案した[4].固定制御可検査法では,演算器のスルー 機能,MUX およびバイパスレジスタを用いてデー タパスを設計変更する.固定制御可検査法は,強可 検査法での利点を持ち,強可検査法よりも面積オー バヘッドを削減している.しかし,依然として回路 全体の面積オーバヘッドが完全スキャン設計法に比 べて大きいという問題がある.

コントローラの機能を利用したデータパスのテス ト容易化設計法 [5] では,データパスの各回路要素 に対してテストプランの存在を保証するために,レ ジスタのホールド機能および演算器のスルー機能を 用いてデータパスを設計変更する.また,データパ スの各回路要素に対してテストプランを供給する機 能をコントローラに付加しており,完全故障検出効 率を保証できる.

Genesis[6]~[8] では,データパス中の各演算器に 対するテストプランをコントローラの通常動作時の 出力系列(以下では,コントローラの制御系列と呼 ぶ)を用いて構成するためのテスト容易化設計法を 提案している.Genesisではコントローラの制御系 列を抽出するために,データフローグラフを生成し, そのデータフローグラフ上で,データパス中の各演 算器に対するテストプランをコントローラの制御系 列で構成できるかどうかを解析している.テストプ ランを構成できない場合は,MUXを用いてデータ

¹回路中のテスト生成の対象となる全故障数に対する,テスト 生成アルゴリズムによって生成されたテスト系列が検出可能な故 障数とテスト不可能と判明した故障数の和の割合をいう. ²故障検出効率が100%の場合をいう.



図 1: RT レベルにおけるデータフロー依存型回路

パスを設計変更する.各演算器のテストプランは付加した MUX の制御ベクトルとコントローラの制御 系列で構成されるため,テストプランをデータパス へ供給するための回路の面積オーバヘッドが小さい. しかしデータパス中の MUX や,付加した MUX を テストの対象としておらず,それらの MUX に対し てテストプランを生成しないため,完全故障検出効 率を保証できない.

本論文では,データパス中の組合せ回路で構成さ れる全ての回路要素に対して階層テストを実現する ためのテスト容易化設計法を提案する.提案手法で は,テストプランをデータパスへ供給するための機 能をコントローラに付加せずに,コントローラの制 御系列を用いてテストプランを構成する.提案する テスト容易化設計法では,演算器のスルー機能,定 数発生器および MUX を用いてデータパスを設計変 更する.Genesis ではデータパスに対して完全故障 検出効率を保証できないのに対して,提案手法では Genesis と同等の面積オーバヘッドで,強可検査法 および固定制御可検査法と同様に完全故障検出効率 を保証できる.

2 諸定義

2.1 データフロー依存型回路

RT レベルにおいて,回路はコントローラとデー タパスから構成される.データフロー依存型回路で は,コントローラとデータパスは制御信号線のみで 接続され(図??),コントローラはリセット入力のみ を持つ.RT レベルにおいてコントローラは状態遷 移図,データパスは回路要素および回路要素を相互 に接続する信号線で記述される.回路要素は,外部 入力,外部出力,定数入力,ホールド機能を持つレ ジスタと持たないレジスタ,MUX,加算器や乗算器 などの演算器に分類される.以下では,組合せ回路 で構成される MUX および演算器を組合せ回路要素 と呼ぶ.各回路要素は入出力を持ち,入力はデータ を入力するデータ入力とコントローラから制御値を 入力する制御入力に分類され,出力はデータを出力 するデータ出力がある.信号線は回路要素のデータ 入出力を接続するためのデータ信号線とコントロー ラと制御入力を接続するための制御信号線に分類さ れる.本論文では,以下の条件を満たすデータパス を対象とする.

- A1:回路要素の各データ入出力のビット幅は全て等 しい.
- A2: 各回路要素は,1個または2個のデータ入力, 1個のデータ出力,高々1個の制御入力を持つ.

2.2 階層テスト生成法

階層テスト生成法は,次の2段階から成る.第1 段階ではゲートレベルにおいて,各組合せ回路要素 単体に対して組合せ回路用のテスト生成アルゴリズ ムを用いてテストベクトルを生成する.第2段階で はRTレベルまたは動作記述レベルにおいて,テス トベクトルを外部入力から組合せ回路要素へ正当化 し,その出力応答を外部出力へ伝搬するためのテス トプラン(制御ベクトル系列)を求める.階層テスト 生成が可能なデータパスの性質として,強可検査性 [2]が提案されている.

定義 1 (強可検査性) データパス *DP* 中の各組合せ 回路要素 *M* に対してテストプラン *TP* が存在し, *TP* で外部入力から *M* の入力ポートへ任意の値を正 当化,かつ *M* の出力ポートから任意の値を外部出 力へ伝搬できるとき,*DP* は強可検査であるという. □

強可検査データパスには,次の特長がある.

- 各組合せ回路要素単体に対して,組合せ回路
 用のテスト生成アルゴリズムを適用するので, 短いテスト生成時間で完全故障検出効率を達
 成できる.
- 各組合せ回路要素に対してテストプランの存 在を保証しているので,データパス全体に対 して完全故障検出効率を達成できる.
- 2.3 拡張データフローグラフ

ここでは,新しいデータフローグラフとして拡張 データフローグラフを導入する.拡張データフロー グラフ(以下ではETCDF,Extended Test Control Data Flow と呼ぶ)は,有向グラフG = (V, E, c)で 与えられる.Vは演算を表す頂点の集合,Eはデー 夕転送を表す辺の集合, $c:V \mapsto \mathcal{N}(\mathcal{N}:$ 自然数)は制御





Input	St	Outputs													
reset	PS	NS	11	12	13	14	15	16	m1	m2	m3	m4	m5	m6	m7
1	Any	S1	1	0	1	1	1	1	0	1	1	1	0	0	0
0	S1	S2	0	1	0	0	0	0	0	0	0	0	0	0	0
0	S2	S3	1	0	0	1	0	0	0	0	0	0	1	0	0
0	S3	S4	1	1	0	1	0	0	0	0	1	0	0	1	1
0	S4	S5	1	0	1	0	0	0	1	0	0	0	0	0	0
0	S 5	S1	0	0	0	1	1	1	0	0	0	0	0	0	0

図 3: *Tseng* コントローラ状態遷移表

ステップである.頂点 $v \in V$ は,データパスの外部 入力,外部出力,定数入力,演算器または MUX に 対応する.辺 $e(v_i, v_j) \in E$ が $c(v_i) \neq c(v_j)$ を満たす ならば,辺eは2つの演算頂点 $v_i \ge v_j$ に対応する回 路要素間に存在するレジスタとそれらの回路要素を 接続するデータ信号線に対応する.辺 $e(v_i, v_j) \in E$ が $c(v_i) = c(v_j)$ を満たすならば,辺eはデータ信号 線に対応する.

ETCDFは2種類の頂点で構成される.1つは実 行される演算に対応する頂点で,その頂点に対応す る回路要素の入力に値が伝搬され,レジスタまたは 外部出力にその回路要素の出力応答を伝搬する.も う1つは実行されない演算に対応する頂点(区別す るために以下では,ダミー頂点と呼ぶ)で,そのダ ミー頂点に対応する回路要素の出力応答がレジスタ および外部出力に伝搬しない.ETCDFは2種類の 辺で構成される.1つは実行される2つの演算頂点 を接続する辺である.もう1つはレジスタとダミー 頂点またはダミー頂点とMUXに対応する頂点間を 接続する辺(区別するために以下では,ダミー辺と 呼ぶ)である.

ここで,演算器のスルー機能について考える.ある制御ステップで,スルー機能付き演算器 mの機能がスルー演算に選択されている場合,mに対応する頂点は ETCDF 上には表さず,スルー演算による



図 4: 拡張データフローグラフ (Tseng)

データフローについては単に辺で表す.

ベンチマーク回路 *Tseng* のデータパスとコント ローラの状態遷移表をそれぞれ,図2と図3に示す. 制御ステップ数を6としたときの*Tseng* に対する ETCDFを図4に示す.図4において,大きい頂点は 演算器に対応し,小さい頂点はMUXに対応する.図 4において,破線で示した頂点がダミー頂点を表し, 破線で示した辺がダミー辺を表す.Genesis[8]のデー タフローグラフ(TCDF, Test Control Data Flow) では演算器に対応する頂点のみ表しているのに対し て,提案手法のETCDFでは演算器およびMUXに 対応する頂点を表している.

ETCDF上のダミー頂点およびダミー辺に関する 回路の機能は回路外部に影響しないが,テストプラ ンを構成するためのテスト容易化の際にこの機能を 考慮することで,面積オーバヘッドを軽減すること ができる.また ETCDF では,コントローラのリ セットは最初の制御ステップでのみ実行されるもの とする.

3 提案手法

提案するテスト容易化設計法では,演算器のスルー 機能,定数発生器および MUX を用いて,与えられ たデータパスを強可検査データパスに設計変更する. テストプランをデータパスへ印加するのに全ての制 御信号線(付加した回路要素の制御信号線も含む)を 付加回路によって制御すれば,付加回路の面積が大 きくなる.そのため提案手法では,データパスに付 加した回路要素以外の回路要素はコントローラの制 御系列を用いて制御する.提案手法は以下の2ステッ プからなる(図5参照).





- ステップ1: データパス中の各組合せ回路要素に対 してコントローラの制御系列を用いてテスト プランを構成できるかどうかを調べる.
- ステップ 2: ステップ 1 でテストプランを構成でき なかった組合せ回路要素に対してテスト容易 化を行う.

ステップ1では,コントローラの制御系列を抽出す るために,コントローラとデータパスから ETCDF を生成する(3.2節).ETCDF上で,テスト対象とな る組合せ回路要素に対応する頂点の入力と出力に直 接接続する辺の可制御性および可観測性を調べるこ とで,テストプランをコントローラの制御系列を用 いて構成できるかどうかを調べる(3.4節).

ステップ2では,テストプランをコントローラの 制御系列を用いて構成できるように,データパスを 設計変更する(3.5節).テスト容易化で用いる付加回 路としては,面積オーバヘッドをできるだけ小さく 抑えるために,演算器のスルー機能,定数発生器お よび MUX を用いる.このとき,各組合せ回路要素 に対するテストプランの付加回路の制御については, 1 つの制御ベクトルで構成できるようにする.

テストプランの供給方法を図6に示す.提案手法で は各テストプランについて,付加回路の制御を1つ の制御ベクトルで構成するので,付加回路の制御用 のハードウェアをレジスタ(テストレジスタと呼ぶ) のみで構成できる.従って提案手法では,強可検査法 および固定制御可検査法に比べて少ない面積でテス トプランの供給を実現している.テストレジスタの 故障によって,データパスの付加回路に誤った制御 ベクトルが供給される場合があるので,データパス のテストができない可能性がある.そのため,デー タパスをテストする前にテストレジスタからデータ パスの付加回路へ供給する制御ベクトルを外部で観



3.2 ETCDF 生成

コントローラに接続された制御信号線以外の制御 信号が決められたとき,ETCDFの生成は,以下の ETCDF生成手続きおよびETCDF更新手続きによ り行う.

ETCDF 生成手続き:与えられたデータパスおよ びコントローラの状態遷移表をそれぞれ,DP およ びFSM とする.また,lを状態遷移回数,s₀をリ セット状態とする.レジスタ初期化 MUX 付加によ リ,外部入力または定数入力から全てのレジスタへ のデータフローが存在することが保証されている. 従って,全てのレジスタを初期化するのに必要な状 態遷移を起こせば,全ての回路要素に対応する頂点 を ETCDF 上に表現することができる.ここで,l は与えられるものとする.ただし,lはレジスタ初 期化に必要な状態遷移回数以上の整数値とする.s₀ に対応する1番目の制御ステップからl番目の制御 ステップまで ETCDF 更新手続きを繰り返す.

ETCDF 更新手続き (*i* 番目の制御ステップを ETCDFに追加する手続き): i-1番目の制御ステッ プまでの ETCDFを G_{i-1} とする. s_{i-1} , s_i をそれ ぞれ,i-1,i番目の制御ステップに対応する FSM の状態とする. E_{i-1} をi-1番目の制御ステップの 辺の集合とする. s_i において, G_{i-1} に追加する頂 点の集合および辺の集合をそれぞれ, V_i , E_i とし, 各集合は最初は空とする.このとき,以下の手続き によって得られる V_i , E_i を G_{i-1} に加える.

- 1. s_i でホールドモードになっているレジスタに対応する辺が E_{i-1} に存在すれば、その辺を E_i に追加する.
- 次の条件を同時に満たす演算器に対応する頂点を V_iに追加する.
 - c1: 演算器の入力へ外部入力または *E_{i-1}*の
 辺に対応するレジスタからの経路が存在
 する.
 - c2: 演算器の出力から外部出力または s_i でロードモードになっているレジスタへの経路が存在する。
- 3.2 で V_i の頂点として追加した演算器ヘレジスタ を介さない経路をもつ外部入力および外部出 力に対応する頂点を V_i に追加する.
- 4.2で V_iに追加した演算器間,演算器とレジスタ間 または演算器と外部入出力間に存在する MUX を考える.MUXの s_iで選択されていない入 力とレジスタまたは外部入力との接続関係を



図 8: リセット MUX 可制御化

- 調べ, MUX の選択されていない入力へ E_{i-1} の辺に対応するレジスタからの経路があるならば, この MUX に対応する頂点 $v \in V_i$ に追加する. さらに v に対応する MUX の選択されていない入力とその入力への経路を持つレジスタ間に演算器があれば, その演算器をダミー頂点として V_i に追加する.
- 各頂点間を接続する辺,ダミー辺およびロード モードになっているレジスタに対応する辺を E_iに追加する.

3.3 リセット MUX 可制御化

リセット状態において制御信号が v,他の状態に おいて制御信号が v であるような MUX をリセット MUX と呼ぶことにする (図 2中の MUX2,MUX4). リセット MUX は,レジスタを定数または外部入力 から初期化するために用いられる.ETCDF の1番 目の制御ステップにリセット MUX に対応する頂点 が現れない場合は,リセット状態にのみ活性化され るリセット MUX の故障を検出するためのテストプ ランを生成することができない.この場合にはテス トレジスタから任意の制御値をリセット MUX の制 御入力に与えるための回路をリセット MUX の制御 信号線上に付加する (図 8).

リセット状態において制御信号が1,他の状態にお いて制御信号が0のリセット MUX を考える.制御 信号0が印加される制御ステップで,リセット MUX を通してデータ転送が行われるとき,リセット MUX に対応する頂点がその制御ステップに現れる.その 頂点に対してテストプランの存在を保証すれば,リ セット MUX の制御入力に1を印加することで,リ セット状態にのみ活性化されるリセット MUX の故 障を検出できる.

リセット MUX の制御のための付加回路について は、テストレジスタから制御する.テストプランの 生成の際には、リセット MUX に対してリセット状 態で制御信号が v のときのみ活性化されるリセット MUX の故障を検出するためのテストプランを生成 することはできないが、v が印加される制御ステッ

表 1: テストプラン生成対象頂点の入出力辺に対す る尺度

可検査性解析 対象回路要素	入力辺	出力辺
2 入力演算器	C_g, C_g	0
1 入力演算器	C_g	0
MUX(制御信号 0)	左入力: C_{all1} ,右入力 C_0	0
(左入力を選択)	左入力: C_0 ,右入力:—	0
MUX(制御信号 1)	左入力: C_0 ,右入力 C_{all1}	0
(右入力を選択)	左入力:—, 右入力: C_0	0

―:尺度を付けないことを表す.

プに存在するリセット MUX に対応する頂点に対し てテストプラン p を生成できる.リセット状態で制 御信号が v のときのみ活性化されるリセット MUX の故障を検出するためのテストプランは,付加回路 を用いて制御入力に v を与えることによって p で代 用できる.

3.4 可検查性解析

データパス中の各組合せ回路要素 m に対してテ ストプランをコントローラの制御系列を用いて構成 できるかどうかを調べるために,ETCDF上で m に 対応する頂点 n の入力に接続された辺(入力辺)の 可制御性および出力に接続された辺(出力辺)の可観 測性を調べる.可検査性解析は次の2段階からなる. 第1段階では,nの各入出力辺に対して表??に基づ いて尺度を付ける.尺度とは,レジスタまたはデー タ信号線上の値の制御および観測が可能かどうかを 示す性質である.尺度として以下の6つの性質を用 いる.

- 一般可制御性:辺 x に任意の値を制御可能かどうか
 を示す尺度をいい,C_a(x)で表す.
- 0 可制御性: 辺 *x* に値 0 を制御可能かどうかを示す 尺度をいい, *C*₀(*x*) で表す.
- 1 可制御性:辺 x に値 1 を制御可能かどうかを示す 尺度をいい, C₁(x) で表す.
- 全1可制御性:辺xに全て1からなる値を制御可能 かどうかを示す尺度をいい,C_{all1}(x)で表す.
- 可観測性: 辺 x の値を観測可能かどうかを示す尺度 をいい, O(x) で表す.
- 可検証性:辺 x の値を観測可能かどうか,または, 辺 x に任意の値を制御可能かどうかを示す尺 度をいい, V(x)で表す.

演算器のテストでは, ETCDF上で対応する頂点の 全ての入力辺が一般可制御性*C_g*を満たし,かつ出力 辺が可観測性 O を満たさなければならない.MUX のテストでは,制御入力と各データ入力に対して, (0,all1,0),(0,0,-),(1,0,all1),(1,-,0)の4通りのテ ストパタンを正当化できれば,MUXの全ての故障を テストできる.ここで「-」はどんな値でもよいこと を意味する.表??のMUXにおいて,上段はMUX の制御信号線上の故障を検出するために各入出力辺 に付ける尺度,下段はMUXのデータ信号線上の故 障を検出するために各入出力辺に付ける尺度を表す. また,表??のMUXにおいて,一」は尺度を付ける 必要がないことを表す.

第2段階では,尺度が付いた頂点nの入出力辺ご とに,その尺度を尺度変換表(表??)に基づいて別の 辺に対する尺度に変換していき,外部入力または外 部出力に接続する辺に到達するまで尺度の変換を繰 り返す(以下では,尺度変換と呼ぶ).尺度変換表は, 尺度変換において,各演算器に対応する頂点に付い た尺度を,その演算器の関数に基づいて別の辺の尺 度にどう変換できるかを示した表である.尺度変換 は以下の2ステップで行う.ここで,頂点nに対し て尺度を付けた辺の集合をM(n)とする.また,nの尺度変換によって尺度が付いた全ての辺の集合をM'(n)とし,M'(n)は最初は空とする.

ステップ 1: $\mathbf{M}(n) = \phi$ であれば尺度変換は終了し, そうでなければ以下を行う. $\mathbf{M}(n)$ から 1 個の尺度 の付いた辺 e を削除し,その辺を $\mathbf{M}'(n)$ に追加す る. 辺 e が外部入力または外部出力に接続する辺で あればステップ 1 へ戻り,そうでなければステップ 2 を行う.

ステップ 2: 辺eの尺度を尺度変換表に基づいて他の辺の尺度に変換し,尺度が付いた辺を $\mathbf{M}(n)$ に追加してステップ 1 へ戻る.

テスト対象の組合せ回路要素 m に対応する頂点 n とは別の,nより上流の m に対応する頂点 n'を介 して値を伝搬するようなテストプランを構成したと き,mを通して m のテストのための値を伝搬しな ければならない.そのため,m がその値を伝搬でき るかを検証するために,頂点 n'の出力辺の可観測性 を調べる必要がある.

また,テスト対象の組合せ回路要素 m' に対応す る頂点 k の出力辺に付けた可観測性を外部出力に対応する頂点の入力辺まで尺度変換を行う際には,k とは別の,kより下流の m' に対応する頂点の出力辺 への尺度変換を行わない.すなわち,m' を含む閉路 を通らずに,m' の出力応答を外部出力へ伝搬する. これにより,不要な探索を削減することができる.

ー般に組合せ回路要素に対応する頂点は ETCDF 上に複数存在するが, 少なくとも1つの頂点に対す

尺度	+	-	×	÷	AND	OR	XOR	NOT	MUX
C _g (z)	$\begin{array}{c} C_g(x), V(y) \\ C_g(y), V(x) \end{array}$	$C_{g}(x), V(y) \\ C_{g}(y), V(x)$	$C_{g}(x), C_{1}(y)$ $C_{g}(y), C_{1}(x)$	$C_g(x), C_1(y)$	$\begin{array}{l} C_g(x), C_{all1}(y) \\ C_g(y), C_{all1}(x) \end{array}$	$C_{g}(x), C_{0}(y)$ $C_{g}(y), C_{0}(x)$	$\begin{array}{c} C_g(x), V(y) \\ C_g(x), V(x) \end{array}$	C _g (x)	C _g (z)
C 1(z)	$C_{1}(x), C_{0}(y)$ $C_{1}(y), C_{0}(x)$	C ₁ (x),C ₀ (y)	C 1(x),C 1(y)	$C_1(x), C_1(y)$ $C_{all1}(x), C_{all1}(y)$	$C_1(x), C_{all1}(y)$ $C_1(y), C_{all1}(x)$ $C_1(x), C_1(y)$	$C_{1}(x), C_{0}(y) \\ C_{1}(y), C_{0}(x) \\ C_{1}(x), C_{1}(y)$	$C_0(x), C_1(y)$ $C_0(y), C_1(x)$	C _g (x)	C ₁ (z)
C ₀ (z)	C ₀ (x),C ₀ (y)	C ₀ (x),C ₀ (y) C ₁ (x),C ₁ (y) Call1(x), Call1(y)	C ₀ (x) C ₀ (y)	C ₀ (x)	C ₀ (x) C ₀ (y)	C ₀ (x),C ₀ (y)	C ₀ (x),C ₀ (y) C ₁ (x),C ₁ (y) C _{all1} (x), C _{all1} (y)	$C_{all1}(x)$	C ₀ (z)
Call1(x)	$\begin{array}{c} C_{\textbf{all1}}(x), C_0(y) \\ C_{\textbf{all1}}(y), C_0(x) \end{array}$	$C_{all1}(x), C_0(y)$	$\begin{array}{c} C_{\textbf{all1}}(x), C_1(y) \\ C_{\textbf{all1}}(y), C_1(x) \end{array}$	$C_{all1}(x), C_1(y)$	Call1(x), Call1(y)	Call1(x) Call1(y)	$\begin{array}{c} C_{all1}(x), C_0(y) \\ C_{all1}(y), C_0(x) \end{array}$	C ₀ (x)	C _{all1} (z)
O(x)	V(y),O(z)	V(y),O(z)	$C_1(y),O(z)$	$C_1(y),O(z)$	$C_{all1}(y),O(z)$	$C_0(y),O(z)$	V(y),O(z)	O(z)	O(x)
O(y)	V(x),O(z)	V(x),O(z)	$C_1(x),O(z)$	$C_g(x),O(z)$	$C_{all1}(x),O(z)$	$C_0(x),O(z)$	V(x),O(z)	-	O(y)
V(x)	V(y),O(z)	V(y),O(z)	$C_1(y),O(z)$	C ₁ (y),O(z)	$C_{all1}(y),O(z)$	$C_0(y),O(z)$	V(y),O(z)	O(z)	V(x)
V(y)	V(x),O(z)	V(x),O(z)	$C_1(x),O(z)$	$C_g(x),O(z)$	$C_{all1}(x),O(z)$	C ₀ (x),O(z)	V(x),O(z)	-	V(y)
V(z)	V(x),V(y)	V(x),V(y)	V(x), V(y)	V(x),V(y)	V(x), V(y)	V(x), V(y)	V(x),V(y)	V(x)	V(z)

表 2: 尺度変換表

z = x (operation) y

る尺度変換で以下の問題が生じなければ,テストプ ランをコントローラの制御系列を用いて構成できる.

- 1. 定数入力に一般可制御性が付く,または異な る定数の可制御性が付く場合
- 2. ETCDF 上のある 1 つの辺において, 尺度の 衝突が生じる場合

ここで尺度の衝突とは,可検査性解析において尺度 変換で複数の異なる尺度が1つの辺に対して割り当 てられる場合,または,複数の一般可制御性または 複数の可検証性が1つの辺に対して割り当てられる 場合をいう.後者の場合,頂点nに対応する回路要 素の各データ入力に異なる任意の値が印加できない. 可観測性はnの1つの出力辺に要求され,その可観 測性はnとは別の頂点の出力辺の可観測性に変換さ れるので,1つの辺に可観測性が同時に要求される ことはない.

3.5 データパスの階層テスト容易化設計

可検査性解析でテストプランをコントローラの制 御系列を用いて構成できないと判定された組合せ回 路要素の集合をUとする.U中のある組合せ回路要 素mに対応する頂点は複数存在し,各頂点に対して 考えられる尺度変換も複数存在するので,3.4節で述 べた問題点を解消するために必要な付加回路の候補 を尺度変換ごとに求める(3.5.1節).用いる付加回路 は,演算器のスルー機能,定数発生器および MUX である.スルー機能は,加算器や乗算器などの演算 器に対しては,マスク素子を用いることで低面積で 実現できる.マスク素子を用いてスルー機能を実現 できない場合は, MUX を用いてスルー機能を実現 する.定数発生器は,出力に定数を発生するマスク 素子で実現できる.mに対してテストプランを生成 できることを保証するために必要な付加回路の面積 は、尺度変換ごとに異なる、そこで提案手法では、 mに対応する全ての頂点に対して考えられる尺度変 換ごとに必要な付加回路の面積を表す重みを付ける. 各付加回路の重みを,マスク素子と定数発生器は1, MUXは3とする.U中の全ての組合せ回路要素の 全ての尺度変換に対して付加回路の候補を求めた後 に,重みの小さい順に付加回路をデータパスに付加 する(3.5.2節).全ての組合せ回路要素に対してテス トプランをコントローラの制御系列を用いて構成で きることを保証した後に,不要な付加回路が存在す るかどうかを調べ,不要な付加回路があれば削除す る(3.5.3節).

3.5.1 付加回路候補の求め方

1つの尺度変換に対して,3.4節に示した問題点が 発生していれば,それぞれの場合に応じて,以下の ように付加回路の候補を求める.

問題点 (1):

i) 一般可制御性が定数入力に接続する辺に付いた場合: 定数入力の直後に MUX を付加すれば,外部入力から任意の値を直接制御できるようになる. この場合はこの MUX を候補とする.

ii) 定数 α の可制御性が定数 $c(\neq \alpha)$ に接続する 辺に付いた場合: 定数 c の直後に α を発生する定数 発生器を付加すれば,定数 α を制御できるようになる.この場合はこの定数発生器を候補とする. 問題点(2):

- *i*) 1 つの辺に一般可制御性が 2 回以上要求された場合:
- a) テスト対象回路要素がデータ入力を1つ持つ 場合,そのデータ入力の直前に MUX を付加 すれば,外部入力から任意の値を直接制御で きるようになる.この場合はこの MUX を候 補とする.
- b) テスト対象回路要素がデータ入力を2つ持つ 場合,その回路要素に対応する頂点の入力辺ま でに再収斂経路³の多い入力辺を e とする.そ の回路要素の e の終点に対応するデータ入力 の直前に MUX を付加してこの問題が解決で きる場合は,この MUX を候補とする.

これで解決できなければ,両方のデータ入力 の直前に MUX を付加することにより,この 問題を解決できる.この場合はこれらの MUX を候補とする.

- *ii*) 以外で,1つの辺に複数の尺度が要求された場合:
 ここで,テストプラン生成対象の組合せ回路要素を m とする.
- a) mとは別の2つのデータ入力を持つ回路要素 m' に対応する頂点を n' とする.n'の入力辺 を e_a および e_b,出力辺を e_oとする.e_oに付 いた尺度を p_i とし, e_a の p_i と e_b の p'_iに尺度 変換されているとする.e_b から外部入力に対 応する頂点の出力辺までの間に尺度の衝突が 発生している場合, e_aに対応する m' のデー タ入力にスルー機能を付加すれば, e_bに無関 係に, e_o の p_i を e_a の p_iに尺度変換できるの で,この問題を解決できる.この場合はこの スルー機能を候補とする.
- b) mとは別の2つのデータ入力を持つ回路要素 m"に対応する頂点を n"とする.n"の入力 辺を e'a および e'b, 出力辺を e'b とする.e'a に 付いた尺度を pj とし, e'b の pj と e'b の p'j に 尺度変換されているとする.e'b から外部入力 に対応する頂点の出力辺までの間に尺度の衝 突が発生している場合, e'a に対応する m"の データ入力にスルー機能を付加すれば, e'b に

無関係に, e'_a の p_j を e'_o の p_j に尺度変換できるので,この問題を解決できる.この場合はこのスルー機能を候補とする.

外部入力から $m o 1 つ o r - p \lambda 力 ま r i d e 伝 細$ するのに 3 個⁴以上スルー機能を必要とする場合,または,<math>m o r - p出力から外部出力まで値を伝搬す るのに 3 個以上スルー機能を必要とする場合は,付 加回路の面積の増大を防ぐため,それらのスルー機 能を候補とせずに 1 個の MUX を候補として選ぶこ とを考える.前者の場合, $m o r - p \lambda$ 力の直前に MUX を付加すれば,外部入力から値を直接制御で きるようになる.後者の場合,MUX を外部出力の 直前に付加し,m o r - p出力とその MUX を接続 すれば,外部出力で値を直接観測できるようになる. これらの場合はこの MUX を候補とする.

*m*とは別の2入力演算器の両方のデータ入力にス ルー機能が同時に候補として選ばれた場合には,同 時に実現することができないので,どちらか一方の 候補を選ばなければならない.候補として選ばれな かったスルー機能を MUX と置き換えて,外部入力 からの m へのテストのための値の伝搬および外部 出力への m の出力応答の伝搬を行うことを考える. ただし,付加回路の面積の増大を防ぐために,でき るだけ多くのスルー機能を1個の MUX に置き換え る.外部入力から mの1つのデータ入力へテストの ための値を伝搬するのにスルー機能を最も多く必要 とするならば, そのデータ入力の直前に MUX を付 加すれば、外部入力から値を直接制御できるように なる. mのデータ出力から外部出力へ出力応答を伝 搬するのにスルー機能を最も多く必要とするならば, MUX を外部出力の直前に付加し,そのデータ出力 とその MUX を接続すれば,外部出力で値を直接観 測できるようになる.これらの場合はこの MUX を 候補とする.

3.5.2 付加回路の決め方

U 中の全ての組合せ回路要素に対応する各頂点に ついて,全ての尺度変換ごとに求めた付加回路の候 補の面積を表す重みを計算する.U が空になるまで 以下の手続きを繰り返す.

1. 重みの最も小さい尺度変換を選び,その尺度変換 で候補となっている付加回路を全てデータパスに付 加する.

2. 付加回路の制御の全ての組合せについて ETCDF を生成し, U に付加回路を追加する.

3.2で生成した各 ETCDF 上で, U 中の全ての組

³再収斂経路とは, ETCDF 上の頂点 v₁ および 2 つのデータ 入力を持つ v₁ とは異なる頂点 v₂ に対して, v₁ を始点, v₂ を終 点とする任意の異なる経路の対をいう.

⁴1 個の MUX の面積は 3 個のスルー機能の面積に等しい.

合せ回路要素に対応する各頂点に対して可検査性解 析を行う.

3.5.3 付加回路の削除

3.5.2節で付加した回路要素のうち,不要な回路要 素があるかどうかを調べる.付加回路を削除しても, コントローラの制御系列を用いて全ての組合せ回路 要素に対してテストプランを構成できれば,その付 加回路を削除する.

4 従来法との比較

本節では,Genesis[8],強可検査法[3],固定制御 可検査法[4] および提案手法を比較する.これらの 手法はデータパスの階層テストを実現するための非 スキャンテスト容易化設計法であり,実動作速度で のテスト実行が可能である.

Genesis:

コントローラの制御系列を用いて,各演算器のテス トプランを構成している.付加した回路要素(MUX) の制御については,各演算器のテスト間は付加した MUXの制御を固定にしているため,制御用の回路 をレジスタのみで構成でき,少ない面積でテストプ ランを供給できる.しかし,MUXや付加したMUX をテストの対象としておらず,それらのMUXに対 してテストプランを生成しないため,全ての組合せ 回路要素に対して完全故障検出効率を保証できない. 強可検査法:

はじめにコントローラと独立に(制御入力を自由 に制御できるものとして)データパスをテスト容易化 する.次に制御入力へテストプランを供給できるこ とを保証するために,制御入力に MUX およびテス トプランを生成するテストコントローラを付加する. 回路内部に付加したテストコントローラからデータ パスヘテストプランを供給できるので,実動作速度 でのテスト実行が可能となる.また,全ての組合せ回 路要素に対して完全故障検出効率を保証できる.テ ストプラン長を考慮して設計変更しているので,テ スト実行時間が短くなる.強可検査法でのテストプ ランでは,制御ベクトルが時刻ごとに変化するので, 強可検査法ではテストコントローラを順序回路で構 成している.そのため,強可検査法ではテストコン トローラや MUX の面積が大きくなり, 面積オーバ ヘッドが大きい.

固定制御可検査法:

各テストプランをテストベクトルの正当化, テス ト, 出力応答の伝搬の3つのフェーズに分けて, 各 フェーズにおける制御系列を1個の制御ベクトルで 構成しているので,各テストプランは高々3個の制御 ベクトルで構成できる.これにより,テストコント ローラを組合せ回路で構成できるので,固定制御可 検査法では強可検査法に比べてテストコントローラ の面積をより小さくすることができる.しかし,制 御信号線上に付加した MUX の面積が強可検査法と 同程度であるため,依然として面積オーバヘッドが 大きい.

提案手法:

各テストプランを Genesis と同様にコントローラ の制御系列を用いて構成している.従って,提案手 法での面積オーバヘッドは強可検査法および固定制 御可検査法よりも大幅に削減できる.提案手法では, コントローラの制御系列を用いて各組合せ回路要素 に対してテストプランを構成するため,テスト実行 時間は強可検査法および固定制御可検査法でのテス ト実行時間よりも長くなる.Genesis では全ての組 合せ回路要素に対して完全故障検出効率を保証でき ないのに対して,提案手法では強可検査法および固 定制御可検査法と同様に完全故障検出効率を保証で きる.

5 実験結果

Genesis,強可検査法,固定制御可検査法および提 案手法を,面積オーバヘッド,テスト生成時間および テスト実行時間について比較した.実験に使用した RT レベルベンチマーク回路は,LWF とJWF[10], Paulin[8] および Tseng[11] である.これらの回路は データフロー依存型回路である.4つの回路の特性を 表??に示す.#PI,#POはコントローラおよびデー タパスそれぞれの外部入力数および外部出力数を表 す.コントローラに関して,#State および#Control はそれぞれ,状態数および制御出力数を表す.デー タパスに関して,#Reg.および#Mod.はそれぞれ, レジスタ数および演算器数を表す.論理合成ツール には AutoLogicII(Mentor Graphics)を使用した.実 験ではコントローラの状態数を k とすると,2k+1番目の制御ステップまでの ETCDFを生成した.

テスト容易化設計に伴う付加回路のデータパスに 対する面積オーバヘッドおよび外部ピンオーバヘッ ドを表??に示す.DPはデータパスのテスト容易化 に伴う付加回路の面積オーバヘッド,TCはテスト プランをデータパスへ供給するための付加回路の面 積オーバヘッド,MUXはデータパスの外部出力に 付加した MUX の面積オーバヘッドを示す.回路全 体の面積オーバヘッドは,回路全体に対する,デー

同路	面積			コント	ローラ		データパス							
	(gate)	#PI	#PO	#State	#Control	面積 (gate)	#PI	#PO	bit	#Reg.	#Mod.	面積 (gate)		
LWF	1986	1	0	4	8	58	32	32	16	5	3	1924		
JWF	6875	1	0	8	38	200	80	80	16	14	3	6672		
Paulin	24966	1	0	6	16	124	64	64	32	7	4	24834		
Tseng	15033	1	0	5	13	95	96	64	32	6	7	14930		

表 3: コントローラ/データパス回路の特性

表 4: 面積オーバヘッド

		面積オーバヘッド (%)												外部ピンオーバヘッド (#)						
回路		$Genesis^*$			強可検査法			固定制御可検査法			提案手法			Genesis	強可	固定制御	提案			
		DP	TC	MUX	Ī	DP	TC	MUX		DP	TC	MUX		DP	TC	MUX	Genesis	検査法	可検査法	手法
LWF	-	_		—	34.5	5.7	24.3	4.5	30.5	5.6	20.4	4.5	7.3	3.8	2.3	1.2	0	3	4	1
	(0)	(0)	(0)	(0)																
INTE		_			32.8	1.6	26.4	4.8	37.7	6.0	26.5	5.2	2.1	1.1	0.7	0.4	0	3	4	1
3 ** 1	(0)	(0)	(0)	(0)																
Paulin		_			8.0	2.0	5.4	0.6	6.1	2.3	3.1	0.7	2.5	1.6	0.6	0.3	1	3	4	1
1 aumn	(1.3)	(1.0)	(0.2)	(0.1)																
Tseng				—	11.5	3.6	6.8	1.1	12.8	5.8	5.8	1.2	2.4	1.5	0.6	0.3	1	3	4	1
	(2.0)	(1.7)	(0.2)	(0.1)																

―: Genesis では演算器のみテスト容易化しているため,全体のテスト容易化による面積オーバヘッドを示せない.

*: Genesis では完全故障検出効率を達成できていないが,強可検査法,固定制御可検査法および提案手法では完全故障検出効率を達成.

回路		テスト生	E成時間 (秒)	テスト実行時間 (サイクル)									
	$\mathrm{Genesis}^{*1}$	強可 検査法 * ²			$\mathrm{Genesis}^{*1}$	強可 検査法	固定制御 可検査法	提案手法					
LWF	-(0.38)	0.83	0.85	0.78(0.38)	-(78)	229	229	196(78)					
JWF	-(0.38)	0.84	1.13	$0.85 \ (0.67)$	- (78)	720	742	934(78)					
Paulin	-(2.44)	3.08	3.12	5.02(4.51)	-(1524)	1120	1334	1937(1542)					
Tseng	-(2.83)	3.65	3.98	3.78(3.26)	-(1131)	11351	1236	1547(1281)					

表 5: テスト生成結果

---: Genesis では MUX のテストをしていないため,全体のテスト生成時間およびテスト実行時間を示せない.

*1,():演算器のみのテスト生成時間およびテスト実行時間.

*2: テストプラン生成時間を含む.

タパスのテスト容易化に伴う付加回路の面積の割合 を示す.回路全体の面積オーバヘッドについて,提 案手法は強可検査法および固定制御可検査法に比べ て大幅に削減しており,Genesisとほぼ同等である. 外部ピンオーバヘッドについて,提案手法はGenesis と同様に,テストレジスタ(図 6)のロード/ホール ド用のテストピン1本のみであり,強可検査法およ び固定制御可検査法に比べて小さい.

テスト生成結果を表??に示す.Genesis および提案 手法での括弧内のテスト生成時間およびテスト実行 時間は演算器のみのテスト生成結果であり,Genesis では MUX に対してテストしていない.テスト生成 時間はテストパタン生成時間とテストプラン生成時 間からなる.Genesis および提案手法では,組合せ 回路要素に対するテストプランは手動で求めたため, 表??におけるテスト生成時間は組合せ回路要素に対 するテストパタン生成時間のみを示している.一方, 強可検査法および固定制御可検査法では,テスト生 成時間にテストプラン生成時間が含まれているが, テストプラン生成時間は全ての回路に対して約0.1 ~0.2 秒であった.従って,表??においてテスト生 成時間はほとんどテストパタン生成時間で占められ ていることが分かる.これについては,提案手法で も同様である.提案手法でのテストプラン生成時間 は強可検査法および固定制御可検査法に比べて長く なる可能性があるが,表??から分かるように,提案 手法のテスト生成時間は強可検査法および固定制御 可検査法とほぼ同じである.

強可検査法および固定制御可検査法ではテスト実 行時間が短くなるように設計変更を行っているのに 対して,提案手法ではコントローラの制御系列を用 いて,各組合せ回路要素のテストプランを構成でき るように設計変更を行う.従って,提案手法のテス ト実行時間は,強可検査法および固定制御可検査法 より長い.

提案手法でのテスト生成時間およびテスト実行時 間は強可検査法および固定制御可検査法に比べて長 くなった.これは面積オーバヘッドとテスト生成時 間およびテスト実行時間のトレードオフを示してい る.提案手法での面積オーバヘッドは Genesis とほ ぼ同等であり,強可検査法および固定制御可検査法 に比べて大幅に削減できることを実験で示した.

6 あとがき

本論文では,コントローラの制御系列を用いてデー タパス中の各組合せ回路要素に対してテストプラン を構成するための階層テスト容易化設計法を提案し た.Genesis ではデータパス中の MUX や付加回路を テストの対象としておらず,それらの回路要素に対 してテストプランを生成していないため,完全故障 検出効率を保証できない.これに対して,提案手法 では強可検査法および固定制御可検査法と同様に完 全故障検出効率を保証できる.さらに提案手法での 面積オーバヘッドは Genesis とほぼ同等で, 強可検 査法および固定制御可検査法に比べて大幅に削減で きた.今後の課題としては,コントローラがステー タス入力やリセット以外の外部入力を持ち,異なる ビット幅,多入力多出力回路要素を持つ RT レベル 回路を対象としたテスト容易化設計法に拡張するこ となどがある.

謝辞 本研究に際し,多くの貴重な意見を頂いた, 井上美智子助教授ならびに本学の情報論理学講座の 諸氏に深く感謝します.本研究は一部、奈良先端科学 技術大学院大学支援財団教育研究活動支援による研究 助成,および,新エネルギー・産業技術総合開発機構 (NEDO)から半導体理工学研究センター(STARC) に委託された「SoC 先端設計技術の研究開発」の一 部として奈良先端科学技術大学院大学に再委託され 実施されています.

参考文献

- [1] H. Fujiwara, Logic testing and design for testability, The MIT Press, Cambridge (1985).
- [2] 和田弘樹, K. K. Saluja, 増澤利光, 藤原秀雄, "
 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法",電子情報通信学会論文誌, Vol.J82-D-I, No.7, pp.843-851 (July 1999).
- [3] S. Ohtake, H. Wada, T. Masuzawa and H. Fujiwara, "A non-scan DFT method at register transfer level to achieve complete fault efficiecy," in *Proc. of ASP-DAC*, pp.599-604 (2000).
- [4] 永井慎太郎,和田弘樹,大竹哲史,藤原秀雄,
 "固定制御可検査性に基づく RTL 回路の非ス キャンテスト容易化設計法",電子情報通信学 会論文誌, Vol.J84-D-I, No.5, pp.454-465 (May 2001).
- [5] 鈴木和博,井上美智子,藤原秀雄,"コントロー ラの機能を利用したデータパスのテスト容易

化設計,"信学技法, FTS2000-86, pp.1-8 (Feb. 2001).

- [6] S. Bhatia and N. K. Jha, "Genesis: A behavioral synthesis system for hierarchical testability," in *Proc. of EDTC*, pp.272-276 (Feb. 1993).
- [7] I. Ghosh, A. Raghunathan and N. K. Jha, "Design for hierarchical testability of RTL circuits obtained by behavioral synthesis," *IEEE Trans. on CAD*, Vol.16, No.9, pp.1001-1014 (Sep. 1997).
- [8] I. Ghosh, A. Raghunathan and N. K. Jha, "A Design for testability technique for RTL circuits using control/data flow extraction," *IEEE Trans. on CAD*, Vol.17, No.8, pp.706-723 (Aug. 1998).
- [9] B. T. Murray and J. H. Hayes, "Hierarchical test generation using pre computed tests for modules," *IEEE Trans. on CAD*, Vol.9, No.6, pp.594-603 (June 1990).
- [10] M. Inoue, K. Noda, T. Higashimura, T. Masuzawa and H. Fujiwara, "High-level synthesis for weakly testable data paths," *IE-ICE Trans. on Inf & Syst.*, Vol.E81-D, No.7, pp.645-653 (July 1998).
- [11] I. Ghosh, N. K. Jha and S. Bhawmik, "A BIST scheme for RTL controller-data paths based on symbolic testability analysis," in *Proc. of DAC*, pp.554-559 (1998).