

様 式 C - 7 - 1

平成 2 6 年度科学研究費助成事業（科学研究費補助金）実績報告書（研究実績報告書）

1. 機関番号

1	4	6	0	3
---	---	---	---	---

 2. 研究機関名 奈良先端科学技術大学院大学
3. 研究種目名 基盤研究(A) 4. 研究期間 平成 2 4 年度 ~ 平成 2 6 年度
5. 課題番号

2	4	2	4	0	0	0	5
---	---	---	---	---	---	---	---
6. 研究課題名 高性能アクセラレーション基盤技術の研究

7. 研究代表者

研究者番号	研究代表者名	所属部局名	職名
0 0 3 1 4 1 7 0	ナカシマ ヤスヒコ	情報科学研究科	教授
	中島 康彦		

8. 研究分担者

研究者番号	研究分担者名	所属研究機関名・部局名	職名
4 0 5 6 7 1 5 3	ヤオ ジュン	情報科学研究科	准教授
	姚 駿		

9. 研究実績の概要

<p>【1】限りあるデータ供給能力と演算器の関連付け（主にハードウェア構成）は、電力効率や性能見通しに難点があるマルチスレディング機構を投入することなくデータ供給性能を一杯使う、低電力（電力効率10倍）かつ性能見通しの良い（チューニングコスト半減）アクセラレーション技術の創出を目指すものである。H26年度は、従来型演算器アレイ型アクセラレータの弱点であるデータ伝搬オーバーヘッドを削減し、さらに、ベクトル演算機構としても利用可能な新しい多数演算器制御方式の12.5mm LSIを開発し、評価ボード上で正常動作を確認した。消費電力はわずかに0.88Watt、電力あたり性能は7.7GFlops/Wattに達した。</p> <p>【2】アプリケーションとアクセラレータの関連付け（主にバイナリトランスレータ）は、迅速な導入を可能とするために、新命令セットとコンパイラを開発するのではなく、汎用CPUの命令列からアクセラレータ用命令列を生成するバイナリトランスレーション技術の創出に取り組むものである。H26年度は、バイナリトランスレータの開発を完了し、さらに、ステンシル計算に最適化したパラメタライズドライブラリの開発を行った。現在、アプリケーションプログラムが、LSI上で動作している。</p> <p>【3】ハードウェア機構とアクセラレータ用命令列の動的適合（主に動的チューニング機構）は、幅優先実行するベクトル演算方式、深さ優先実行する演算器アレイ方式、あるいは、複合方式やその他の方式の組み合わせにより実行するチューニング技術に取り込むものである。H26年度は、前述したライブラリの1機能として実装した。また、グラフ処理への適用手法に関して研究を進め、トランザクショナルユニットの追加による高性能化の可能性を示した。</p>
--

10. キーワード

(1) 演算器アレイ

(2) アクセラレータ

(3) ステンシル計算

(4) ベクトル計算

(5) 低電力

(6) グラフ処理

(7)

(8)

11. 現在までの達成度

(区分)

(理由)

26年度が最終年度であるため、記入しない。

12. 今後の研究の推進方策

(今後の推進方策)

26年度が最終年度であるため、記入しない。

13.研究発表(平成26年度の研究成果)

(雑誌論文) 計(5)件 うち査読付論文 計(5)件

著者名		論文標題			
Jun Yao, Yasuhiko Nakashima, Mitsutoshi Saito, Yohei Hazama, Ryosuke Yamanaka		A Flexible, Self-Tuning, Fault-Tolerant Functional Unit Array Processor			
雑誌名	査読の有無	巻	発行年	最初と最後の頁	
IEEE Micro	有	34-6	2 0 1 4	54 - 63	
掲載論文のDOI(デジタルオブジェクト識別子)					
10.1109/MM.2014.92					

著者名		論文標題			
Jun YAO, Yasuhiko NAKASHIMA, Naveen DEVISETTI, Kazuhiro YOSHIMURA, Takashi NAKADA		A Tightly Coupled General Purpose Reconfigurable Accelerator LAPP and Its Power States for HotSpot-Based Energy Reduction			
雑誌名	査読の有無	巻	発行年	最初と最後の頁	
IEICE Trans.	有	E97-D-12	2 0 1 4	3092-3100	
掲載論文のDOI(デジタルオブジェクト識別子)					
10.11587/transinf.2014PAP0025					

著者名		論文標題			
Takanori TSUMURA, Yuuki SHIBATA, Kazutaka KAMIMURA, Tomoaki TSUMURA, Yasuhiko NAKASHIMA		Hinting for Auto-Memoization Processor based on Static Binary Analysis			
雑誌名	査読の有無	巻	発行年	最初と最後の頁	
Proc. 2nd Int'l Workshop on Computer Systems and Architectures	有	CSA'14	2 0 1 4	426-432	
掲載論文のDOI(デジタルオブジェクト識別子)					
10.1109/CANDAR.2014.49					

著者名		論文標題			
Yoshikazu Inagaki, Shinya Takamaeda-Yamazaki, Jun Yao, Yasuhiko Nakashima		Performance Evaluation of a 3D-Stencil Library for Distributed Memory Array Accelerators			
雑誌名	査読の有無	巻	発行年	最初と最後の頁	
Proc. 2nd Int'l Workshop on Computer Systems and Architectures	有	CSA'14	2 0 1 4	388-393	
掲載論文のDOI(デジタルオブジェクト識別子)					
10.1109/CANDAR.2014.100					

著者名		論文標題			
Yuuki Shibata, Takanori Tsumura, Tomoaki Tsumura and Yasuhiko Nakashima		An Implementation of Auto-Memoization Mechanism on ARM-based Superscalar Processor			
雑誌名	査読の有無	巻	発行年	最初と最後の頁	
Proc. Int'l Symp. on System-on-Chip 2014	有	SoC2014	2 0 1 4	1-8	
掲載論文のDOI(デジタルオブジェクト識別子)					
10.1109/ISSOC.2014.6972435					

(学会発表) 計(15)件 うち招待講演 計(0)件

発表者名		発表標題	
Shohei Takeuchi, Thi Hong Tran, Shinya Takamaeda, Yasuhiko Nakashima		A Parameterized Many Core Simulator for Design Space Exploration	
学会等名	発表年月日	発表場所	
IEEE Symposium on Low-Power and High-Speed Chips	2015年04月13日 ~ 2015年04月15日	Yokohama Bunka-Center (Yokohama)	

発表者名		発表標題	
Jun Yao, Yasuhiko Nakashima, Kazutoshi Kobayashi, Makoto Ikeda, Wei Xue, Tomohiro Fujiwara, Ryo Shimizu, Masakazu Tanomoto, Yangtong Xu, Xinliang Wang, Weimin Zheng		XStenciler: a 7.1GFLOPS/W 16-Core Coprocessor with a Ring Structure for Stencil Applications	
学会等名	発表年月日	発表場所	
XStenciler: a 7.1GFLOPS/W 16-Core Coprocessor with a Ring Structure for Stencil Applications	2015年04月13日 ~ 2015年04月15日	Yokohama Bunka-Center (Yokohama)	

発表者名	発表標題	
Anna Zhang, Jun Yao, Yasuhiko Nakashima	Lowering the Complexity of k-means Clustering by BFS-dijkstra method for Graph Computing	
学会等名	発表年月日	発表場所
XStenciler: a 7.1GFLOPS/W 16-Core Coprocessor with a Ring Structure for Stencil Applications	2015年04月13日 ~ 2015年04月15日	Yokohama Bunka-Center (Yokohama)

発表者名	発表標題	
Masakazu Tanomoto, Jun Yao, Yasuhiko Nakashima, Yangtong Xu, Xinliang Wang, Wei Xue	Performance Tuning of a Global Shallow-water Atmospheric Model on Xeon Phi	
学会等名	発表年月日	発表場所
IEEE Symposium on Low-Power and High-Speed Chips	2014年04月14日 ~ 2014年04月16日	Yokohama Bunka-Center (Yokohama)

発表者名	発表標題	
Shuto Kurebayashi, Jun Yao, Yasuhiko Nakashima	A Pipelined Newton-Raphson Method for Floating Point Division and Square Root on Distributed Memory CGRAs	
学会等名	発表年月日	発表場所
IEEE Symposium on Low-Power and High-Speed Chips	2014年04月14日 ~ 2014年04月16日	Yokohama Bunka-Center (Yokohama)

発表者名	発表標題	
Tatsuhiro Hirano, Jun Yao, Yasuhiko Nakashima	Tuning of a Breadth First based Triangle-counting by using Multi-threading	
学会等名	発表年月日	発表場所
IEEE Symposium on Low-Power and High-Speed Chips	2014年04月14日 ~ 2014年04月14日	Yokohama Bunka-Center (Yokohama)

発表者名	発表標題	
竹内昌平, 高前田(山崎)伸也, 姚駿, 中島康彦	次世代アプリケーションのための包括的なアーキテクチャ探索環境の検討	
学会等名	発表年月日	発表場所
信学技報CPSY2014-89	2014年12月01日～2014年12月02日	機械振興会館

発表者名	発表標題	
枝元正寛, 高前田伸也, 姚駿, 中島康彦	データムービングボトルネックを解決するためのインテリジェントメモリシステムの検討	
学会等名	発表年月日	発表場所
信学技報CPSY2014-91	2014年12月01日～2014年12月02日	機械振興会館

発表者名	発表標題	
平野竜洋, 高前田伸也, 姚駿, 中島康彦	Triangle Countingのための大規模グラフ分割手法	
学会等名	発表年月日	発表場所
信学技報CPSY2014-73	2014年11月26日～2014年11月28日	ビーコンプラザ(別府国際コンベンションセンター)

発表者名	発表標題	
紅林修斗, 高前田伸也, 姚駿, 中島康彦	最短経路探索の並列化と各種プラットフォームによる性能比較	
学会等名	発表年月日	発表場所
信学技報CPSY2014-74	2014年11月26日～2014年11月28日	ビーコンプラザ(別府国際コンベンションセンター)

発表者名	発表標題	
清水怜, 田ノ元正和, 高前田(山崎)伸也, 姚駿, 中島康彦	メモリネットワークベースアクセラレータの試作と評価	
学会等名	発表年月日	発表場所
信学技報CPSY2014-81	2014年11月26日～2014年11月28日	ビーコンプラザ(別府国際コンベンションセンター)

発表者名	発表標題	
田ノ元正和, 高前田(山崎)伸也, 姚駿, 中島康彦	メモリネットワークベースアクセラレータを用いた畳み込みニューラルネットワーク処理	
学会等名	発表年月日	発表場所
信学技報CPSY2014-82	2014年11月26日～2014年11月28日	ビーコンプラザ(別府国際コンベンションセンター)

発表者名	発表標題	
高前田(山崎)伸也, 枝元正寛, 姚駿, 中島康彦	PyCoRAMを用いたグラフ処理FPGAアクセラレータ	
学会等名	発表年月日	発表場所
信学技報CPSY2014-10	2014年07月28日～2014年07月30日	朱鷺メッセ 新潟コンベンションセンター

発表者名	発表標題	
清水怜, 高前田(山崎)伸也, 姚駿, 中島康彦	メモリインテンシブアレイアクセラレータを用いた高性能グラフ処理	
学会等名	発表年月日	発表場所
信学技報CPSY2014-11	2014年07月28日～2014年07月30日	朱鷺メッセ 新潟コンベンションセンター

発表者名	発表標題	
小池和正, 高前田(山崎)伸也, 姚駿, 中島康彦	ニューラルネットワーク処理のエラー削減に向けた命令実行手法	
学会等名	発表年月日	発表場所
信学技報CPSY2014-33	2014年07月29日～2014年07月30日	朱鷺メッセ 新潟コンベンションセンター

〔図書〕計(0)件

著者名	出版社		
書名	発行年	総ページ数	

14. 研究成果による産業財産権の出願・取得状況

〔出願〕計(1)件

産業財産権の名称	発明者	権利者	産業財産権の種類、番号	出願年月日	国内・外国の別
データ処理装置	中島康彦・高前田伸也	同左	特許、特願2015-079552	2015年04月08日	国内

〔取得〕計(0)件

産業財産権の名称	発明者	権利者	産業財産権の種類、番号	取得年月日	国内・外国の別
				出願年月日	

15.備考

コンピューティング・アーキテクチャ研究室
<http://arch.naist.jp/>