

様式 C - 7 - 1 該当する研究種目 ... 「特別推進研究(COE)」を除く全ての研究種目

平成17年度科学研究費補助金実績報告書(研究実績報告書)

1. 機関番号 14603 2. 研究機関名 奈良先端科学技術大学院大学
 3. 研究種目名 若手研究(B) 4. 研究期間 平成17年度～平成19年度
 5. 課題番号 17700062
 6. 研究課題名 大規模・高性能VLSIのレジスタ転送レベルにおけるテスト容易化設計に関する研究

7. 研究代表者

研究者番号	研究代表者名	所属部局名	職名
20314528	フリガナ オオタケ サトシ 大竹 哲史	情報科学研究科	助手

8. 研究分担者(所属研究機関名については、研究代表者の所属研究機関と異なる場合のみ記入すること。)

研究者番号	研究分担者名	所属研究機関名・部局名	職名
	フリガナ		
	フリガナ		
	フリガナ		
	フリガナ		
	フリガナ		

9. 研究実績の概要(国立情報学研究所でデータベース化するため、600字～800字で記入。図、グラフ等は記載しないこと。)

本年度は主にデータパス部のテスト容易化を考察した。データパスは、組合せ回路で構成される機能ブロックと、記憶要素であるレジスタ、およびそれらを接続する信号線で構成される。ビット幅の不均一なデータパスでは、組合せ回路で構成される機能ブロックの入出力でビット幅が変化する。これを踏まえ、不均一なデータパスへ応用可能な縮退故障に対するテスト容易化設計法を提案した。現段階ではビット幅の変化には対応していないが、データパスの回路要素へ任意の値の伝搬を保証するこれまでの階層テスト生成手法に対し、提案したテスト容易性では、データパスの回路要素へ元々回路の持つ機能で伝搬可能な値のみを考慮する時間展開テスト生成手法を導入した。これにより、不均一ビット幅に対する回路モデルを定義することにより、ビット幅の変化するデータパスへ応用できると考える。また、階層テスト生成手法において不均一なビット幅を扱うためのビット幅調整機能を実現する機構についても継続して考察を行っている。

本年度はさらに、遅延故障に対するテスト容易化設計法も提案した。遅延故障においては冗長性判定が特に重要になってきている。提案法はビット幅の均一なデータパスに対するものであるが、提案法の中で冗長遅延故障の高速判定を行っている。この判定手法はビット幅の不均一なデータパスにも応用可能である。また、コントローラを含めたレジスタ転送レベル全体での冗長遅延故障判定について継続して考察を行っている。

成果の公表を見合わせる必要がある場合は、その理由及び差し控え期間等を記入した調書(A4判縦長横書1枚)を添付すること。

10. キーワード

- (1) VLSI テスト (2) テスト容易化設計 (3) 縮退故障
 (4) 遅延故障 (5) レジスタ転送レベル (6) データパス
 (7) 不均一ビット幅 (8) (裏面に続く)

11. 研究発表(平成17年度の研究成果)
〔雑誌論文〕 計()件

著者名	論文標題		
Yuki Yoshikawa, Satoshi Ohtake, Michiko Inoue and Hideo Fujiwara	Design for testability based on single-port-change delay testing for data paths		
雑誌名	巻・号	発行年	ページ
IEEE the 14th Asian Test Symposium		2005	254-259

著者名	論文標題		
Hiroyuki Iwata, Tomokazu Yoneda, Satoshi Ohtake and Hideo Fujiwara	A DFT method for RTL data paths based on partially strong testability to guarantee complete fault efficiency		
雑誌名	巻・号	発行年	ページ
IEEE the 14th Asian Test Symposium		2005	306-311

著者名	論文標題		
雑誌名	巻・号	発行年	ページ

著者名	論文標題		
雑誌名	巻・号	発行年	ページ

著者名	論文標題		
雑誌名	巻・号	発行年	ページ

著者名	論文標題		
雑誌名	巻・号	発行年	ページ

〔図書〕 計()件

著者名	出版社		
書名	発行年	総ページ数	

12. 研究成果による工業所有権の出願・取得状況
計()件

工業所有権の名称	発明者	権利者	工業所有権の種類、番号	出願年月日	取得年月日