

ゲート絶縁膜中フッ素添加による  
 $\alpha$ -InGaZnO 薄膜素子における  
高信頼性化機構の解析

博士(工学)

2016年3月

奈良先端科学技術大学院大学

物質創成科学研究科

山崎 はるか



# 目次

第1章 序論 .....	1
1.1 序論 .....	1
1.2 薄膜トランジスタ (TFT: Thin-Film Transistor).....	3
1.3 酸化物半導体の材料物性と電気伝導機構.....	5
1.4 <i>a</i> -InGaZnO TFT の信頼性の問題.....	7
1.4.1 バックチャネルとバックチャネル/保護膜界面.....	7
1.4.2 <i>a</i> -IGZO チャネルバルク .....	8
1.4.3 ゲート絶縁膜とゲート絶縁膜/チャネル界面.....	8
1.5 本研究の背景と目的.....	10
1.6 概要 .....	11
参考文献 .....	12
第2章 絶縁膜中含有水素とフッ素が <i>a</i> -IGZO TFT の電気特性に与える影響.....	16
2.1 諸言 .....	16
2.2 含有水素量制御およびフッ素添加 SiN <sub>x</sub> ゲート絶縁膜.....	17
2.2.1 SiN <sub>x</sub> :F ゲート絶縁膜作製手法.....	17
2.2.2 ゲート絶縁膜材料特性.....	19
2.3 素子作製手法 .....	25
2.4 TFT 電気特性評価手法 .....	26
2.4.1 電界効果移動度 ( $\mu_{FE}$ ).....	26
2.4.2 閾値電圧 ( $V_{th}$ ) .....	27
2.4.3 サブスレッショルド・スイング ( $S$ ).....	27
2.5 TFT 電気特性 .....	28
2.6 結言 .....	31
参考文献 .....	32
第3章 SiN <sub>x</sub> :F 絶縁膜を用いた <i>a</i> -IGZO TFT の信頼性解析 .....	34
3.1 諸言 .....	34
3.2 信頼性解析手法.....	35
3.3 ゲート定電圧ストレスに対する信頼性.....	36
3.4 ゲート定電圧・ドレイン定電流ストレスに対する信頼性.....	41
3.5 結言 .....	45
参考文献 .....	46
第4章 フッ素の化学結合状態が <i>a</i> -IGZO TFT の信頼性に与える影響.....	47

4.1 諸言 .....	47
4.2 ゲート絶縁膜中から <i>a</i> -IGZO 中へのフッ素の拡散の有無について .....	49
4.3 XPS を用いた <i>a</i> -IGZO に対するフッ素の化学結合状態に与える影響の評価 .....	51
4.3.1 XPS を用いた <i>a</i> -IGZO 中へのフッ素の拡散の有無の評価 .....	51
4.3.2 XPS を用いた <i>a</i> -IGZO 中に含有される元素(In, Ga, Zn, O)の <i>a</i> -IGZO/SiN <sub>x</sub> :F 界面における結合状態解析 .....	53
4.3.3 DIANA を用いた <i>a</i> -IGZO/SiN <sub>x</sub> :F 界面におけるフッ素の結合状態解析 .....	59
4.4 C-V 法を用いた界面準位密度の評価 .....	63
4.5 結言 .....	66
参考文献 .....	67
第 5 章 SiN <sub>x</sub> :F 膜が <i>a</i> -IGZO TFT に与える熱的、電気的影響 .....	69
5.1 諸言 .....	69
5.2 <i>a</i> -IGZO TFT の駆動時の発熱温度における SiN <sub>x</sub> :F GI の影響 .....	70
5.2.1 発熱解析装置 .....	70
5.2.1 <i>a</i> -IGZO TFT の駆動時の発熱温度における SiN <sub>x</sub> :F GI の影響 .....	71
5.3 TFT 特性のチャンネル幅依存に対する SiN <sub>x</sub> :F GI の影響 .....	74
5.4 デバイスシミュレーションソフトウェアを用いた電流分布の解析 .....	78
5.5 結言 .....	82
参考文献 .....	83
第 6 章 総括と展望 .....	84
6.1 本研究の総括 .....	84
6.2 今後の展望 .....	86
謝辞 .....	88
研究業績 .....	90

# 第 1 章 序論

## 1.1 序論

1990 年代にインターネットが普及し始めて以来、情報社会が急激に発展した。日本では 1993 年ごろにインターネットの商業利用が開始され、わずか 5 年間で一般世帯における普及率が 10 %を超えた<sup>1</sup>。そして 20 年後の 2013 年には人口普及率が 80 %を超え<sup>2</sup>、短期間で大幅にインターネットが普及し、高度情報化社会になった。現代は、「いつでも、どこでも、誰でも」情報にアクセスできるユビキタス社会から、テクノロジー技術と情報が生活の中に溶け込んでいるアンビエント社会へと発展しつつある。このような高度情報化社会において、情報と人をつなぐディスプレイの重要性が高まっている。

アンビエント社会では、アンビエントのシステムが個人を認識し、判断し、その人個人が求める情報を提供する。たとえば次世代型自動販売機やデジタルサイネージがその一端を担っている。例えば次世代型自動販売機ではタッチパネルディスプレイに高度なマーケティング頭脳を搭載することで自動販売機上部のセンサにより判断した、購買客に適切な商品の紹介を表示する機能を持たせている。

アンビエント社会において利用される、ディスプレイに求められていることは、現在求められている画面の大型化や薄型化、高精彩化にとどまらず、曲げたり透明にしたりと、環境に溶け込ませることのできる機能である。このような機能を持った、透明ディスプレイやフレキシブルディスプレイといった次世代ディスプレイが実用化されれば、場所を選ばず曲面でも凹凸面でも窓など透明な場所をもディスプレイにすることができる。これにより高度情報化社会はますます発展すると予想できる。

ディスプレイ技術として 1980 年代には 16 ppi 程度しかなかった解像度が現在では 8K ディスプレイと呼ばれるフル HD(1920×1080 ピクセル)の約 16 倍(518 ppi)の高画素数、高解像度のディスプレイが報告されている<sup>3,4</sup>。図 1-1 にディスプレイの解像度と発売されてきた年代のイメージを示す。このような高精彩なディスプレイを実現するための重要な素子として薄膜トランジスタ(TFT: Thin-film transistor)が挙げられる(図 1-1)。TFT はディスプレイの駆動素子として用いられており、TFT の性能や形状、機能によってディスプレイの性能や形状、機能が大きく左右される。そのため次世代のディスプレイを開発するにあたり、TFT の開発は重要である。TFT は画素の表示/

非表示を切り替えるスイッチングを担う素子である。このスイッチング性能を担うのは TFT に使われている半導体チャンネル材料である。次世代ディスプレイの実用化に向けて、透明でフレキシブル基板上に十分に高性能な TFT を作製するためには半導体チャンネル材料の選択とその高性能化が重要となる。




図 1-1 年代とともに高精彩になるディスプレイの解像度と拡大した画素のイメージ図。

## 1.2 薄膜トランジスタ (TFT: Thin-Film Transistor)

TFT は、ドイツ Leipzig 大学の Lilienfeld による 1930 年の MESFET の特許<sup>5</sup>が始まりとされている。しかし、世界で初めて実際に良好な電気特性を示す TFT は 30 年後の 1962 年に Weimer により報告された<sup>6</sup>。この報告では多結晶硫化カドミウム (CdS) 薄膜を用いた金属/絶縁膜/半導体 (MIS: Metal/ Insulator/ Semiconductor) 構造の TFT が試作された。

CdS は真空蒸着により容易に薄膜が形成でき、光電界効果トランジスタとして 1950 年代から研究によく用いられていた材料である<sup>7</sup>が、電界効果移動度( $\mu_{FE}$ )が  $5 \text{ cm}^2/(\text{V}\cdot\text{s})$ 程度と比較的低い多結晶材料であった。一方、セレン化カドミウム (CdSe) は蒸着などの低温で容易に多結晶構造となり、 $50 \text{ cm}^2/(\text{V}\cdot\text{s})$ 程度のホール移動度が得られ高い ON 電流と低い OFF 電流を示すことから TFT 材料としてよく用いられていた。1973 年に Westinghouse 社の Brody らは CdSe TFT をアクティブマトリクス (AM: Active matrix) 型無機 EL ディスプレイを報告<sup>8</sup>し、さらに 1975 年には初の AM 型液晶ディスプレイ (LCD: Liquid crystal display) を報告<sup>9</sup>した。

1960 年代後半から 1970 年代前半にはすでに Brody らがフレキシブルディスプレイの先駆けともいえるポリエチレンフタラート、ポリイミド、さらに紙といった基板上に TFT を作製し動作させた<sup>10</sup>。CdS や CdSe を用いた TFT の研究は盛んにおこなわれ、デバイスへの応用がされていたが、一方で、毒性材料であること、n 型にならないこと、界面欠陥制御が難しいといった問題があることから、1980 年代以降、TFT 材料として Si 系の材料が主流となった。Si 系の材料が主流となったきっかけは 1975 年にイギリス Dundee 大学の Spear と LeComber がリンやジボランのドーパ量を制御することで *a*-Si は n 型にも p 型にもなることを発見した<sup>11,12</sup> ことであった。この発見により 1979 年には水素化非晶質シリコン (*a*-Si:H) を用いた TFT の良好な動作特性が報告<sup>13</sup>された。それ以降、現在まで Si 系材料は安さ、作り易さ、性能の観点からも TFT の主流となっている。

*a*-Si:H TFT はオフ電流が少ないため ON/OFF 電流比が高いという特長があるが、非結晶であるため  $\mu_{FE}$  が低いという欠点がある。逆に多結晶 Si (poly-Si) TFT は  $\mu_{FE}$  が  $100 \text{ cm}^2/(\text{V}\cdot\text{s})$ 程度と高く、*a*-Si:H TFT より二桁高いため高性能ではあるが、結晶粒界の存在により TFT 特性のばらつきが生じることやオフ電流が高いことが問題とされている。近年、ディスプレイの高精彩化、大画面化が進み、低価格で大面積に形成できる十分な性能を持った素子の開発が望まれているが、Si 系材料ではこの要望を満たすことが難しくなってきた。次世代のディスプレイとして透明、フレキシブルという機能を備えることも考え、酸化物半導体材料に注目が集まっている。

Si系材料と比較して酸化半導体材料は低温成膜可能、透明、 $\sim 10 \text{ cm}^2/(\text{V}\cdot\text{s})$ の $\mu_{\text{FE}}$ 、OFF電流が3~4桁低いという点で次世代ディスプレイに対する要求を満たしている(図1-2)。




図 1-2 Si系TFTとa-IGZO TFTのTFT電気特性の比較



### 1.3 酸化物半導体の材料物性と電気伝導機構

酸化錫 (SnO)、酸化インジウム (InO)、酸化亜鉛 (ZnO)は透明導電膜であることが知られており<sup>14-17</sup>、これらを用いた TFT<sup>18-20</sup>が1960年代からすでに報告されていた。この当時、TFT 電気特性はあまりよくなかったが、透明半導体が TFT のチャネル材料になりうる可能性を示唆していた。1996年に東京工業大の細野らが、高い電子移動度を有する非晶質酸化物半導体のアイデアを発表した<sup>21,22</sup>。さらに2003年に東京工業大の同研究グループの野村らが室温で成膜した酸化物半導体である *a*-InGaZnO(*a*-IGZO)を TFT に応用し非晶質にも関わらず  $6-9 \text{ cm}^2/(\text{V}\cdot\text{s})$ と高い飽和移動度を報告した<sup>23</sup>。この報告以降、*a*-IGZO TFT が脚光を浴び盛んに研究されるようになった。酸化物半導体としてほかにも  $\text{ZnO}$ <sup>24,25</sup>, *a*-InZnO<sup>26,27</sup>, *a*-ZnSnO<sup>28,29</sup>, *a*-InSnZnO<sup>30-32</sup>, *a*-AlInZnO<sup>33-36</sup>などの組み合わせを変えた材料についても研究がおこなわれている。

*a*-IGZO TFT は現在 TFT のチャネル材料に主に用いられている Si 系材料と比較すると、非晶質半導体として *a*-Si TFT の10倍以上の高い  $\mu_{\text{FE}}$  ( $\sim 10 \text{ cm}^2/(\text{V}\cdot\text{s})$ )を示す。これは図 1-3 に示すように Si と *a*-IGZO など酸化物半導体のキャリア伝導路の違いに起因している。Si は共有結合性半導体であるため、指向性の強い  $sp^3$  結合がキャリアの伝導路を担う。そのため非晶質構造になると Si-Si 結合の方向に乱れが生じ、電子構造が変わってしまう。結果、伝導帯直下と価電子帯直上に裾状態のキャリア局在状態が形成されるため  $\mu_{\text{FE}}$  が単結晶 Si の2~3桁低い値となってしまう。

一方、酸化物半導体では、イオン性の結合によって構成されており、伝導帯下端(CBM: Conduction band minimum)は球対称な金属の  $s$  軌道で構成され、価電子帯上端は酸素の  $2p$  軌道で形成される。このため非晶質構造における歪んだ化学結合においても、伝導路が空間的に広がった球対称の  $s$  軌道であるためキャリア輸送に大きな影響はない。特に空間的に大きく広がった  $s$  軌道を最低非占有準位にもつ In や Sn など重金属を含む場合、比較的高い  $\mu_{\text{FE}}$  を実現できる。酸化物半導体のキャリア濃度は酸素欠損量によってある程度制御することができるが、キャリアの制御性も含有元素によって異なる。しかし、高い  $\mu_{\text{FE}}$  を持つ InSnO や SnO<sub>2</sub> といった材料は透明電極としても用いられるように、酸素欠損が生成されやすいためキャリアが容易に高濃度になってしまい半導体膜としての制御が難しい。*a*-IGZO ではこの過剰酸素欠損の問題を解決するために、酸素と強い結合エネルギーを持つ Ga を添加することで、キャリア濃度をよく制御している。

*a*-IGZO TFT は次世代ディスプレイのチャネル材料として有望な材料である。一方で酸素濃度によりキャリア濃度を制御している点やサブバンドギャップ内に OH や酸素欠陥など起因する準位を持つことから、電圧や光、大気中の水分や酸素などによる信頼性の問題が指摘されており、次世代ディスプレイの実現において、高信頼性化手法の確立は急務である。




図 1-3 野村らによって報告された(a) Si と(b)酸化物半導体におけるキャリア伝導路の模式図<sup>23</sup>

## 1.4 *a*-InGaZnO TFT の信頼性の問題

*a*-IGZO TFT の次世代ディスプレイへの応用にあたって問題となるのは、駆動時の電圧ストレスや、光、熱、湿気や酸素といった周囲の環境などに対する不安定性である。大きく三か所に分けて不安定性の問題が議論されている。一つ目が、ボトムゲートトップコンタクト型の *a*-IGZO TFT におけるバックチャネルとバックチャネル/保護膜界面である。駆動の際にチャネルができない、上側の *a*-IGZO 部分のことをバックチャネルと呼ぶ。二つ目が、*a*-IGZO チャネル全体の材料などに起因している。三つ目が、ゲート絶縁膜(GI: Gate insulator)と GI/チャネル界面である。本研究ではバックチャネル/保護膜界面と GI/チャネル界面以外の *a*-IGZO チャネル部分を *a*-IGZO バルク、GI/チャネル界面以外の GI 部分を GI バルクと呼ぶ。

### 1.4.1 バックチャネルとバックチャネル/保護膜界面

保護膜がない場合、*a*-IGZO TFT は駆動時にバックチャネル側の *a*-IGZO が大気にさらされることにより酸素や空気中の水が表面に吸着することが原因で主に劣化が起こる<sup>37-40</sup>。酸素がバックチャネルに吸着した場合には、電子を捕獲し、 $O^-$ として存在するようになる。その結果、 $V_{th}$  は正方向にシフトする。一方、水がバックチャネルに吸着した場合、チャネル膜厚によって電子ドナーかまたはアクセプター型のトラップとして働く。チャネル膜厚が厚い場合は、電子ドナーとして働きチャネル中の電子濃度を増加させる。その結果、 $V_{th}$  は負方向にシフトする。一方、チャネル膜厚が薄い場合には、アクセプター型のトラップとして働き、主にサブスレッショルド・スイング( $S$  値)の劣化に影響する。このように保護膜で保護されず大気にさらされている場合、*a*-IGZO TFT は大気中の酸素や水の影響により特性の劣化が起こる。そのため、保護膜によりチャネル層を保護することは信頼性を向上する上で重要である。保護膜としては一般に  $SiO_2$  膜<sup>41</sup> や  $SiN_x$  膜といった真空プロセスにより成膜される膜が用いられている。野村らの報告によると *a*-IGZO のバックチャネルの表面から 2 nm の範囲に高濃度のギャップ内欠陥準位が価電子帯直上のエネルギー準位に存在する<sup>42</sup>。 $Al_2O_3$  や  $Y_2O_3$  といった膜についても検討がなされており、この欠陥準位を効果的に除去することができるため、保護膜としては  $Y_2O_3$  膜が有用であるという報告もある<sup>43</sup>。このように保護膜材料によって信頼性が左右されることから、材料を検討することも重要である。さらに、保護膜を成膜する際のプロセスダメージにも注意しなければならない。真空プロセスにより成膜する際には、プラズマにより *a*-IGZO 中にトラップ準位を形成するという報告がある<sup>44</sup>。その結果  $S$  値の劣化といった信頼性の問題が起こる。このような問題を解決するために、溶液プロセスによる保護膜の形成が検討さ

れている<sup>45,46</sup>。この手法では真空プロセスを使わないため簡便なプロセスであり、プラズマを用いないため *a*-IGZO へのプロセスダメージが少ない。また UV 硬化機能を溶液に付加することでコンタクトホールのパターニングを簡便化することができる<sup>47</sup>。一方、溶液を使うということから C や H<sub>2</sub>O といった不純物の問題があるため、保護膜に最適な溶液を作製することが課題となっている。

#### 1.4.2 *a*-IGZO チャネルバルク

チャネルである *a*-IGZO の品質も信頼性を改善する上で重要となる。図 1-4 に *a*-IGZO バンドギャップ中の捕獲準位密度(DOS: Density of state) 分布の模式図を示す。*a*-IGZO 中に深い準位の電子トラップサイトや浅いドナー準位など酸素欠陥や水素に関係する準位が多く存在する場合信頼性が悪くなる<sup>48</sup>。これを解決するために、熱処理が提案されている<sup>49</sup>。熱処理を行うと弱い結合を形成している H や OH、それに伴う欠陥の形成などが抑制される。そのため熱処理により大きな  $V_{th}$  シフトや  $S$  値の劣化を伴う信頼性の劣化が大幅に改善すると報告されている<sup>50</sup>。*a*-IGZO TFT はディスプレイ用途として考えられているため、バックライトからの光による信頼性の劣化も問題視されている。光照射下での負方向バイアスストレス(NBIS)を行った場合、*a*-IGZO チャネル中に元来存在する欠陥や準位による劣化が起こる<sup>51</sup>。この原因としては深い準位に存在する酸素欠陥準位( $V_o$ )が光によって励起され、 $V_o^{2+}$ を形成し同時に電子が放出されることが挙げられている。

#### 1.4.3 ゲート絶縁膜とゲート絶縁膜/チャネル界面

まず GI として適切であると考えられる絶縁膜の条件は、表面ラフネスが少なく平滑な膜であること、絶縁破壊電界が高いことなどである。主に GI に起因する信頼性の劣化は GI/チャネル界面における界面準位の存在、ゲート絶縁膜中の未結合手などによる電荷のトラップ、絶縁膜中の水素の存在によっておこる<sup>52</sup>。

GI 中に水素が多く含有されている場合、水素が *a*-IGZO 中に拡散して浅い準位を形成することが原因で  $S$  値の劣化や  $V_{th}$  シフトが起こる。さらに、定電圧ストレス試験による TFT 特性の劣化の起源として、GI/チャネル界面に存在する深い負帯電したトラップ準位( $E_c - E < 1.0$  eV)が報告<sup>49</sup>されている。この準位は熱処理によっても抑制することができず、 $S$  値の劣化を伴わない平行な  $V_{th}$  シフトを引き起こす。以上のことから、*a*-IGZO TFT の信頼性を向上させるためには、トラップ準位が少ない GI を選択するとともに、GI/チャネル界面の質の向上と GI 中水素含有量の低減が求められている。

GI/チャンネル界面の質の向上と GI 中の水素量を低減する試みとして GI に原子層堆積法(ALD: Atomic layer deposition)を用いて堆積した  $\text{Al}_2\text{O}_3$  を用いた報告<sup>53</sup>はあるが、GI/チャンネル界面に存在する深い負帯電したトラップ準位の抑制方法は未だ確立されていない。




図 1-4 *a*-IGZO バンドギャップ中の捕獲準位密度分布模式図

## 1.5 本研究の背景と目的

これまでに述べてきたように、*a*-IGZO TFT は透明、フレキシブルといった機能を持った次世代ディスプレイの駆動回路として注目が集まっているが、信頼性の向上が求められている。この原因として *a*-IGZO のバンドギャップ中に存在する酸素欠陥準位や水素に関連する準位などのトラップ準位の存在やストレスによる準位の形成が挙げられる。デバイスを実用化するにあたって、*a*-IGZO TFT の信頼性改善は非常に重要な課題である。特に GI や GI/チャンネル界面に起因する劣化現象は信頼性改善にあたり根本的な問題であるため、改善策の提案と信頼性改善機構の解明が求められている。

以上のような背景から、本研究では以下の 2 点を目的とする。

- 1) 高信頼性 *a*-IGZO TFT を実現するための GI の提案
- 2) GI による信頼性改善機構の解明

GI や GI/チャンネル界面に起因する劣化現象の問題を解決し、その改善機構を明らかにすることで、*a*-IGZO TFT だけでなく酸化物半導体素子全般にその知見を応用することができると考える。高信頼性の *a*-IGZO TFT を提案することができれば、次世代ディスプレイの実現に拍車がかかることが期待できる。

## 1.6 概要

本研究では  $a$ -IGZO TFT 高信頼性を目的として、高信頼性を実現するための GI の提案と高信頼性機構の解明を行った。高信頼性を実現するための GI としては水素含有量を低減したフッ素化窒化シリコン膜( $\text{SiN}_x\text{:F}$ )を用いた。

2 章では、ゲート絶縁膜中に含まれる水素とフッ素が  $a$ -IGZO TFT の電気特性に与える影響を調査した。原料ガスに含まれる水素とフッ素の含有量を調節することで絶縁膜中の含有元素濃度を制御した。各絶縁膜を GI に用いた  $a$ -IGZO TFT の電気特性を評価した。

3 章では、 $\text{SiN}_x\text{:F}$  を用いた際の  $a$ -IGZO TFT の信頼性について解析を行った。ここでは 2 章で用いた絶縁膜を GI に使用し、絶縁膜中に含まれる水素とフッ素が  $a$ -IGZO TFT の信頼性に与える影響について議論した。信頼性解析には、ゲート定電圧ストレスとドレイン定電流ストレスを用いた。さらに、ストレス時間に対する  $V_{th}$  シフト量を劣化モデルの式にフィッティングすることで、劣化機構の解析と信頼性改善機構の特定を試みた。

4 章では、化学結合状態の解析を行う事で信頼性改善に関与する元素の特定を試みた。GI からの水素やフッ素の拡散、 $a$ -IGZO バルク、GI/ $a$ -IGZO 界面、GI 中それぞれにおける結合状態とその違いを解析した。また、C-V 法を用いることで化学結合状態の変化と DOS の関係を調査した。

5 章では、実駆動時に、高信頼性を示し次世代ディスプレイにも応用可能な素子設計の提案を目指して、 $\text{SiN}_x\text{:F}$  を GI に用いた際に  $a$ -IGZO TFT に与える熱的、電氣的影響について調査した。 $a$ -IGZO TFT の駆動時の発熱温度を調査し、発熱による劣化を抑制可能な素子設計を提案した。また、 $a$ -IGZO TFT のチャンネル幅をソース/ドレイン電極幅に対して広げていく場合の回り込み電流の大きさについて評価を行った。

## 参考文献

- 1 総務省 「通信利用動向調査」 (平成 13 年)
- 2 総務省 「通信利用動向調査」 (平成 25 年)
- 3 Y. Liao, X. Shao, C. Leng, X. Zhang, J. Zhang, W. Hu, Y. Huang, Y. Zheng, Q. Ma, D. H. Yoon, D. Wang, J. M. Yuan, and S. Lee, *IMID*, 20-2 (2014).
- 4 S. Kawashima, S. Inoue, M. Shiokawa, A. Suzuki, S. Eguchi, Y. Hirakata, J. Koyama, S. Yamazaki, T. Sato, T. Shigenobu, Y. Ohta, S. Mitsui, N. Ueda, and T. Matsuo, *SID Symposium Digest of Technical Papers* **45** (1), 627 (2014).
- 5 J. E. Lilienfield, U.S. Patent (1930) 1745175.
- 6 P. Weimer, *Proc. IRE* **50** (6), 1462 (1962).
- 7 薄膜材料デバイス研究会 編, 「薄膜トランジスタ」付録. (コロナ社, 2008).
- 8 T. P. Brody, J. A. Asars, and G. D. Dixon, *IEEE Trans. Electron Dev.* **20** (11), 995 (1973).
- 9 T. P. Brody, L. Fang Chen, Z. P. Szepesi, and D. H. Davies, *IEEE Trans. Electron Dev.* **22** (9), 739 (1975).
- 10 T. P. Brody, *IEEE Trans. Electron Dev.* **31** (11), 1614 (1984).
- 11 W. E. Spear and P. G. Lecomber, *Solid State Commun.* **17** (9), 1193 (1975).
- 12 W. E. Spear and P. G. Lecomber, *Philos. Mag.* **33** (6), 935 (1976).
- 13 P. G. Lecomber, W. E. Spear, and A. Ghaith, *Electron. Lett.* **15** (6), 179 (1979).
- 14 K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, *Jpn J Appl Phys* **45** (5B), 4303 (2006).
- 15 K. Nomura, T. Kamiya, H. Ohta, K. Ueda, M. Hirano, and H. Hosono, *Appl. Phys. Lett.* **85** (11), 1993 (2004).
- 16 A. Takagi, K. Nomura, H. Ohta, H. Yanagi, T. Kamiya, M. Hirano, and H. Hosono,



- Thin Solid Films **486** (1-2), 38 (2005).
- 17 T. Kamiya, H. Hiramatsu, K. Nomura, and H. Hosono, *J. Electroceram.* **17** (2-4), 267 (2006).
  - 18 A. Aoki and H. Sasakura, *Jpn. J. Appl. Phys.* **9** (5), 582 (1970).
  - 19 H. A. Klasens and H. Koelmans, *Solid-State Electron.* **7** (9), 701 (1964).
  - 20 G. F. Boesen and J. E. Jacobs, *Proc. IEEE* **56** (11), 2094 (1968).
  - 21 H. Hosono, N. Kikuchi, N. Ueda, and H. Kawazoe, *J. Non-Cryst. Solids* **198-200**, 165 (1996).
  - 22 H. Hosono, M. Yasukawa, and H. Kawazoe, *J. Non-Cryst. Solids* **203**, 334 (1996).
  - 23 K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, *Nature* **432** (7016), 488 (2004).
  - 24 H. S. Bae, C. M. Choi, J. H. Kim, and S. Im, *J. Appl. Phys.* **97** (7) (2005).
  - 25 E. Fortunato, P. Barquinha, A. Pimentel, A. Goncalves, A. Marques, L. Pereira, and R. Martins, *Nato Sci Ser II Math* **194**, 225 (2005).
  - 26 N. L. Dehuff, E. S. Kettenring, D. Hong, H. Q. Chiang, J. F. Wager, R. L. Hoffman, C. H. Park, and D. A. Keszler, *J. Appl. Phys.* **97** (6), 064505 (2005).
  - 27 B. Yaglioglu, H. Y. Yeom, R. Beresford, and D. C. Paine, *Appl. Phys. Lett.* **89** (6), 062103 (2006).
  - 28 H. Q. Chiang, J. F. Wager, R. L. Hoffman, J. Jeong, and D. A. Keszler, *Appl. Phys. Lett.* **86** (1), 013503 (2005).
  - 29 P. Görrn, P. Hölzer, T. Riedl, W. Kowalsky, J. Wang, T. Weimann, P. Hinze, and S. Kipp, *Appl. Phys. Lett.* **90** (6), 063502 (2007).
  - 30 S. Tomai, M. Nishimura, M. Itose, M. Matuura, M. Kasami, S. Matsuzaki, H. Kawashima, F. Utsuno, and K. Yano, *Jpn. J. Appl. Phys.* **51**, 03CB01 (2012).
  - 31 M. S. Grover, P. A. Hersh, H. Q. Chiang, E. S. Kettenring, J. F. Wager, and D. A. Keszler, *J. Phys. D: Appl. Phys.* **40** (5), 1335 (2007).

- 32 S.-J. Seo, C. G. Choi, Y. H. Hwang, and B.-S. Bae, *J. Phys. D: Appl. Phys.* **42** (3), 035106 (2009).
- 33 C. Hong, H. Kim, H. W. Kim, N. Cho, I. Lee, I. Lee, and C. Lee, *J. Ceram. Soc. Jpn.* **117** (1365), 566 (2009).
- 34 S. Teehan, H. Efstathiadis, and P. Haldar, *J. Alloys Compd.* **539**, 129 (2012).
- 35 J. Zhang, J. G. Lu, Q. J. Jiang, B. Lu, X. H. Pan, L. X. Chen, Z. Z. Ye, X. F. Li, P. J. Guo, and N. J. Zhou, *Journal of Vacuum Science & Technology B* **32** (1) (2014).
- 36 J. Zhang, X. F. Li, J. G. Lu, N. J. Zhou, P. J. Guo, B. Lu, X. H. Pan, L. Chen, and Z. Z. Ye, *Rsc Adv* **4** (7), 3145 (2014).
- 37 D. Kang, H. Lim, C. Kim, I. Song, J. Park, Y. Park, and J. Chung, *Appl. Phys. Lett.* **90** (19) (2007).
- 38 J. K. Jeong, H. Won Yang, J. H. Jeong, Y.-G. Mo, and H. D. Kim, *Appl. Phys. Lett.* **93** (12), 123508 (2008).
- 39 K.-H. Lee, J. S. Jung, K. S. Son, J. S. Park, T. S. Kim, R. Choi, J. K. Jeong, J.-Y. Kwon, B. Koo, and S. Lee, *Appl. Phys. Lett.* **95** (23), 232106 (2009).
- 40 J.-S. Park, J. K. Jeong, H.-J. Chung, Y.-G. Mo, and H. D. Kim, *Appl. Phys. Lett.* **92** (7), 072104 (2008).
- 41 J. Wu, Y. T. Chen, D. X. Zhou, Z. Hu, H. T. Xie, and C. Y. Dong, *Mater. Sci. Semicond. Process.* **29**, 277 (2015).
- 42 K. Nomura, T. Kamiya, E. Ikenaga, H. Yanagi, K. Kobayashi, and H. Hosono, *J. Appl. Phys.* **109** (7) (2011).
- 43 K. Nomura, T. Kamiya, and H. Hosono, *Appl. Phys. Lett.* **99** (5) (2011).
- 44 T. C. Chen, T. C. Chang, T. Y. Hsieh, C. T. Tsai, S. C. Chen, C. S. Lin, M. C. Hung, C. H. Tu, J. J. Chang, and P. L. Chen, *Appl. Phys. Lett.* **97** (19) (2010).
- 45 J. P. Bermundo, Y. Ishikawa, H. Yamazaki, T. Nonaka, and Y. Uraoka, 2014 21st International Workshop on Active-Matrix Flatpanel Displays and Devices (Am-Fpd),

- 145 (2014).
- 46 C. Kulchaisit, M. Fujii, Y. Ueoka, J. P. Bermundo, M. Horita, Y. Ishikawa, and Y. Uraoka, 2014 Ieee International Meeting for Future of Electron Devices, Kansai (Imfedk) (2014).
- 47 J. P. Bermundo, Y. Ishikawa, H. Yamazaki, T. Nonaka, M. N. Fujii, and Y. Uraoka, *Appl. Phys. Lett.* **107** (3) (2015).
- 48 T. Kamiya, K. Nomura, M. Hirano, and H. Hosono, *Phys. Status. Solidi C* **5** (9), 3098 (2008).
- 49 K. Nomura, T. Kamiya, M. Hirano, and H. Hosono, *Appl. Phys. Lett.* **95** (1), 013502 (2009).
- 50 K. Nomura, T. Kamiya, Y. Kikuchi, M. Hirano, and H. Hosono, *Thin Solid Films* **518** (11), 3012 (2010).
- 51 H. Oh, S. M. Yoon, M. K. Ryu, C. S. Hwang, S. Yang, and S. H. K. Park, *Appl. Phys. Lett.* **97** (18) (2010).
- 52 J. Lee, J.-S. Park, Y. S. Pyo, D. B. Lee, E. H. Kim, D. Stryakhilev, T. W. Kim, D. U. Jin, and Y.-G. Mo, *Appl. Phys. Lett.* **95** (12), 123502 (2009).
- 53 J.-M. Lee, I.-T. Cho, J.-H. Lee, W.-S. Cheong, C.-S. Hwang, and H.-I. Kwon, *Appl. Phys. Lett.* **94** (22), 222112 (2009).

## 第 2 章 絶縁膜中含有水素とフッ素が $a$ -IGZO TFT の電気特性に与える影響

### 2.1 諸言

TFT はゲートに電圧を印加することでチャネルを形成し駆動する。そのため GI 側の界面付近にチャネルが形成される。絶縁膜とチャネルとの界面のラフネスや界面準位の存在、絶縁膜中の H や OH が  $a$ -IGZO 中に拡散することによる半導体膜中の電子濃度の増加や準位の形成は  $\mu_{FE}$  や  $S$  値に影響するという報告<sup>1-3</sup>がされている。このような理由から、絶縁膜は TFT の電気特性に大きく影響することが知られている。絶縁膜の形成手法としては熱酸化法による  $\text{SiO}_2$  膜の形成や、原子層堆積法、スパッタ法、化学気相堆積 (CVD: Chemical vapor deposition) 法などがある。熱酸化法は Si 基板を高温で熱処理を行うことによる Si の酸化膜を形成する手法であり安定で不純物の少ない膜を形成できるが、Si 基板上にしか成膜できないため、下部電極配線が必要な量産過程では用いることができない。原子層堆積法は原子層一層ごとに化学反応をさせながら膜の形成を行うために、堆積膜の中では品質の良い膜を形成できるとされているが、成膜レートが遅いことや原料ガス材料が高価格であることなどが問題となっている。スパッタ法では緻密な膜の形成が難しいという問題が挙げられる。そのため GI の製造工程では一般に CVD 法が用いられている。

絶縁膜材料としてはシリコン酸化膜( $\text{SiO}_2$ )やシリコン窒化膜( $\text{SiN}_x\text{:H}$ )がよく用いられるが、ガスバリア性が高いという点から  $\text{SiN}_x\text{:H}$  膜を本研究の対象とした。容量結合型プラズマ印加(CCP: Capacitively coupled plasma) CVD により成膜される  $\text{SiN}_x\text{:H}$  はシランガス( $\text{SiH}_4$ )やアンモニア( $\text{NH}_3$ )を原料ガスとして用いるため膜中に 10-20at% の水素を含む<sup>4,5</sup>。水素を多く含む絶縁膜を用いた場合、前述のとおり移動度が上がるという報告がある一方、水素の拡散速度は酸素の拡散速度よりも早く  $a$ -IGZO 中に多量の H や OH が存在する場合、浅い準位を形成する<sup>6</sup>。浅い準位は、電荷捕獲サイトとして働き信頼性に影響を与える<sup>4,7,8</sup>という報告がある。また OH 結合の結合力が弱いことに起因してバイアスストレス下では結合が切れることで特性のシフトが起こり劣化する<sup>4,9,10</sup>という信頼性の問題も指摘されている。

そこで本研究では成膜時の原料ガスに水素を含まないガスを用い、電気特性の評価を行った。熱酸化法により作製した水素含有量の少ない  $\text{SiO}_2$  膜と膜中水素量を低減したフッ素添加  $\text{SiN}_x$  ( $\text{SiN}_x\text{:F}$ ) GI を用いて比較を行った。また  $\text{SiN}_x\text{:F}$  膜を作製する際に用いる  $\text{SiF}_4$  ガスは通常 Si のドライエッチング時に生成されるガスであり、Si や SiC のドライエッチングに用いられた例もある。しかし、 $a$ -IGZO TFT の GI の原料

ガスとして  $\text{SiF}_4$  を用いた例は報告されておらず、GI 中にフッ素が含まれた場合の影響は報告されていない。そこで GI 膜中の水素やフッ素が  $a$ -IGZO TFT に与える影響を調べた。

本章では、絶縁膜と TFT 電気特性の関係を明らかにすることを目的とする。

## 2.2 含有水素量制御およびフッ素添加 $\text{SiN}_x$ ゲート絶縁膜

### 2.2.1 $\text{SiN}_x\text{:F}$ ゲート絶縁膜作製手法

原料ガス中の水素量を減少させるために  $\text{SiN}_x\text{:F}$  膜の作製<sup>5</sup>の際には原料ガスに  $\text{SiF}_4$  と  $\text{N}_2$  ガスを用いた。従来の  $\text{SiN}_x\text{:H}$  を成膜する際に用いられている原料ガスは  $\text{SiH}_4$  と  $\text{NH}_3$  であり原料ガス中に水素が多量に含まれる。原料ガスに水素を含まないことで膜中の含有水素量も大幅に減少させることができると考えた。 $\text{NH}_3$  の結合解離エネルギーは  $391 \text{ kJ/mol}$  であるため CCPCVD での成膜の原料ガスに用いることができる。しかし  $\text{SiN}_x\text{:F}$  膜の作製の際に原料ガスに用いた  $\text{N}_2$  は非常に強固な共有結合をもつ分子でありその結合解離エネルギーは  $945 \text{ kJ/mol}$  である。そのため  $\text{N}_2$  は通常の CCPCVD では解離が進み難く、CCPCVD 装置を使う場合は  $\text{N}_2$  を原料ガスに用いることができない。そこで成膜には図 2-1 に示す、高密度なプラズマを生成することができる誘導結合型プラズマ印加(ICP: Inductively coupled plasma) CVD を用いた。この成膜手法では成膜温度が  $150^\circ\text{C}$  と従来の成膜手法 ( $350^\circ\text{C}$ ) より低温で成膜できるため、プラスチック基板上にも成膜可能でありフレキシブルディスプレイへの応用も可能である。

以上の成膜装置を用いて  $\text{SiN}_x\text{:F}$  膜を作製し、 $a$ -IGZO TFT の GI に用いた。膜中水素と膜中フッ素含有量が TFT に与える影響を考察するために、原料ガス( $\text{SiF}_4$ ,  $\text{N}_2$ ,  $\text{H}_2$ )の流量比が異なる 3 種類の条件( $\text{SiN:F-H}_2$ 0%,  $\text{SiN:F-H}_2$ 8%,  $\text{SiN:F-H}_2$ 31%+ $\text{SiF}_4$ )で成膜した  $\text{SiN}_x\text{:F}$  膜を作製した。比較として用いたのは、熱酸化法により作製した  $\text{SiO}_2$  膜である。また界面に存在するフッ素の影響を考察するために熱酸化  $\text{SiO}_2$  膜の表面を  $\text{SiN}_x\text{:F}$  膜の成膜条件と同条件でフッ化処理を行った条件( $\text{SiN}_x\text{:F/SiO}_2$ )も作製した。各絶縁膜の原料ガスの組成については表 2-1 にまとめた。




図 2-1 SiN<sub>x</sub>:F の成膜に誘導結合型プラズマ印加化学気層堆積装置の装置図。

表 2-1 各種絶縁膜の作製ガスの流量比条件と誘電率。

Sample name	GI	Temp. (°C)	SiF <sub>4</sub> gas (ccm/(%))	N <sub>2</sub> gas	H <sub>2</sub> gas	ε (assigned value)
SiO <sub>2</sub>	SiO <sub>2</sub>	—	—	—	—	3.9
SiN:F-H <sub>2</sub> 0%	SiN <sub>x</sub> :F	150	25(5.2%)	450	0	5.5
SiN:F-H <sub>2</sub> 8%	SiN <sub>x</sub> :F	150	25(4%)	450	40(7.8%)	4.6
SiN:F-H <sub>2</sub> 31%+SiF <sub>4</sub>	SiN <sub>x</sub> :F	250	100(6.2%)	1000	500(31.3%)	4.6
SiN <sub>x</sub> :F/SiO <sub>2</sub>	SiN <sub>x</sub> :F/SiO <sub>2</sub>	—	2	3	10	—

## 2.2.2 ゲート絶縁膜材料特性

Si 基板上に成膜した原料ガスに水素を含まない  $\text{SiN}_x\text{:F}$  膜について、膜の組成をフーリエ変換赤外分光光度計(FT-IR)により測定した(図 2-2)。2300  $\text{cm}^{-1}$  付近にみられるピークは測定雰囲気中の二酸化炭素であると考えられる。2000  $\text{cm}^{-1}$  から 2100 $\text{cm}^{-1}$  付近<sup>11</sup>に観測される Si-H のピークは観察されなかった。このことから膜中の水素濃度は FT-IR の検出感度である 1 at%以下であると考えられる。650  $\text{cm}^{-1}$ 1500  $\text{cm}^{-1}$  に存在するピークについて Gaussian フィッティングを行った。得られたピークは以下の結合状態に帰属されることが分かった。Si-O bending、Si-O stretching、Si-N stretching、Si-F stretching でそれぞれ 810  $\text{cm}^{-1}$ 、1080  $\text{cm}^{-1}$ 、875  $\text{cm}^{-1}$ 、945  $\text{cm}^{-1}$  にピークトップが観察された<sup>12,13</sup>。

このピーク分離の結果から、通常  $\text{SiN}_x\text{:H}$  膜は Si-N、Si-H、N-H といった結合で構成される<sup>14</sup>のに対して  $\text{SiN}_x\text{:F}$  膜は Si-N、Si-F、Si-O の結合により形成されており膜中を構成する結合が  $\text{SiN}_x\text{:H}$  膜と大きく異なるということが分かった。




図 2-2 FT-IR による  $\text{SiN}_x\text{:F}$  膜の測定結果。ガウシアンによるピーク分離を行った結果を Si-O 結合について黄色、Si-N 結合について緑色、Si-F 結合について青色の実線で示した。フィッティングの結果は赤点線で示した。

次に原料ガス流量を変えた際に膜の構成含有元素がどのように変わるのかを調べるために、二次イオン質量分析法(SIMS: Secondary Ion-microprobe Mass Spectrometry) (ULVAC-PHI ADEPT-1010)をもちい、絶縁膜中に含有される元素の量を比較した。セシウムイオン銃を用い、出力は1 kV, 50 nAとした。Si基板上に各GIを形成し測定を行った。表面が帯電しやすいため、帯電中和を行った。SIMSでは、薄膜をスパッタリングしながら二次イオンの質量分析を行っているため、深さ方向の分布を知ることができる。

図2-3に測定結果を示す。測定はガス流量比が異なる、3種類のSiN<sub>x</sub>:F試料(SiN:F-H<sub>2</sub>0%、SiN:F-H<sub>2</sub>8%、SiN:F-H<sub>2</sub>31%+SiF<sub>4</sub>)について行った。図2-3 (a)はSiN:F-H<sub>2</sub>0%は水素ガスを含まずに成膜した条件、(b) SiN:F-H<sub>2</sub>8%はSiN:F-H<sub>2</sub>0%と同じSiF<sub>4</sub>, N<sub>2</sub>ガス流量に対してH<sub>2</sub>ガス流量比8%で添加した条件、(c)は SiN:F-H<sub>2</sub>31%+SiF<sub>4</sub>はH<sub>2</sub>ガス流量比とフッ素ガス流量比がともにほかの2条件と比較し多い条件となっている。

図2-3 (a)と(b)を比較すると赤線と黄線で示される1.2Hと1H+16Oの値のみがSiN:F-H<sub>2</sub>8%において上昇していることがわかる。これは原料ガス中のH<sub>2</sub>ガス流量比が0%から8%に上昇しており、他のガスの流量が変化していないため単純に原料ガス中の水素含有量の増加に伴い膜中の水素含有量が増加したと考えられる。図2-3 (c)では(b)と比較してさらに1.2Hの値が上昇していることがわかる。これについても原料ガス中の水素含有量の増加に伴い膜中の水素含有量が増加したためと考えられる。

その一方で青線に示す19F+28Siの値は減少しており、緑線で示す1H+16O と18Oの値が増加していることがわかる。これはSiF<sub>4</sub>ガス含有量の増加により、サンプルポートがエッチングされた結果サンプルポートを形成している石英中の酸素が膜に含有されたためと考えられる。またそのために、含有フッ素量が減少したと考えられるが詳細については検討が必要である。以上のように、原料ガスに含まれる水素量に依存して膜中の水素含有量が変わることがわかり、膜を構成する元素は成膜ガス流量を調節することで制御可能であることが分かった。






図 2-3 二次イオン質量分析法による (a) SiN:F-H<sub>2</sub>0% (b) SiN:F-H<sub>2</sub>8%(c) SiN:F-H<sub>2</sub>31%+SiF<sub>4</sub> 膜中の元素含有量の測定結果。

SiN<sub>x</sub>:F膜中の水素量をSIMSを用いて測定した。結果を図2-4に示す。一般に、CVDで作製されたSiN<sub>x</sub>:H膜中には10<sup>22</sup> atm/cm<sup>3</sup>程度の水素が含まれている<sup>4,5</sup>といわれており、ICP-CVDを用いてSiH<sub>4</sub>とN<sub>2</sub>で作製したSiN<sub>x</sub>:H膜においても1.5×10<sup>22</sup> atm/cm<sup>3</sup>の水素が含まれていることが報告<sup>15</sup>されている。図2-4に示すようにSiN<sub>x</sub>:FではSiN:F-H<sub>2</sub>0%では3.6×10<sup>20</sup> atm/cm<sup>3</sup>、SiN:F-H<sub>2</sub>8%においても6.8×10<sup>20</sup> atm/cm<sup>3</sup>と水素含有量をSiN<sub>x</sub>:H膜の1/10以下に抑制可能であることが分かった。さらに図2-3の結果から推算すると、SiN:F-H<sub>2</sub>31%+SiF<sub>4</sub>に含有される水素量は図2-4中の点線に示すように1.1×10<sup>21</sup> atm/cm<sup>3</sup>程度であると考えられる。




図 2-4 二次イオン質量分析法による膜中水素含有量の同定結果。黒線に SiN:F-H<sub>2</sub>0%、青線に SiN:F-H<sub>2</sub>8%の水素含有量を示す。図 2-3 の 1.2H の値から推算した SiN:F-H<sub>2</sub>31%+SiF<sub>4</sub>に含有される水素量を青点線に示す。

SiO<sub>2</sub>膜と SiO<sub>2</sub>膜の表面に薄い SiN<sub>x</sub>:F膜を堆積することで表面のフッ化処理を行った SiN<sub>x</sub>:F/SiO<sub>2</sub>膜を作製し、それらを GI に用いた TFT の電気特性を比較することで絶縁膜バルクの影響と絶縁膜/チャンネル界面の影響を議論できると考えた。ここではまず、SiN<sub>x</sub>:F/SiO<sub>2</sub>膜においてフッ化された膜厚と不純物の拡散について調べた。図 2-5 に SiO<sub>2</sub>膜と表面のフッ化処理を行った SiN<sub>x</sub>:F/SiO<sub>2</sub>膜の SIMS 分析結果を示す。どちらの膜も同様に Si と O から形成されており、SiN<sub>x</sub>:F/SiO<sub>2</sub>サンプルにおいて膜バルク中へのフッ素の拡散は見られないことがわかる。また F 以外にも OH や N の拡散は見られない。SIMS による分析では表面の情報を得ることは難しいため、表面への影響は評価できないが、SiN<sub>x</sub>:F膜を堆積したことによる影響は少なくとも膜全体には及んでいないことがわかる。このことから SiN<sub>x</sub>:F/SiO<sub>2</sub>膜のバルクは SiO<sub>2</sub>膜と組成が変わっていないことが分かった。X線光電子分光法(XPS: X-ray photoelectron spectroscopy)を用いて表面のフッ素濃度を調べたところ SiN<sub>x</sub>:F/SiO<sub>2</sub>膜において 1 at%のフッ素が検出されたことから、表面 1~2nm 程度がフッ化されていると推測される。

以上のことから、SiN<sub>x</sub>:F/SiO<sub>2</sub>膜を GI に用い SiO<sub>2</sub>膜や SiN<sub>x</sub>:F膜を GI に用いた TFT と比較をすることで、絶縁膜バルクの影響と絶縁膜/チャンネル界面の影響を議論できると考えた。




図 2-5 二次イオン質量分析法による(a) SiO<sub>2</sub> (b) SiN<sub>x</sub>:F/SiO<sub>2</sub>膜中の元素含有量の測定結果。

図 2-6 に(a)  $\text{SiO}_2$ , (b)  $\text{SiN:F-H0\%}$ , (c)  $\text{SiN}_x\text{:F/SiO}_2$  の原子間力顕微鏡(AFM)による表面の測定結果を示す。それぞれの自乗平均粗さ  $R_q$  は 0.39 nm、0.31 nm、0.17 nm であった。 $\text{SiO}_2$  と  $\text{SiN:F-H0\%}$  は同等のラフネスを示しており、 $\text{SiN}_x\text{:F/SiO}_2$  が最もラフネスが小さいということが分かった。これは  $\text{SiN}_x\text{:F/SiO}_2$  膜では  $\text{SiO}_2$  膜の表面をエッチングしながら  $\text{SiN}_x\text{:F}$  膜を形成しているためであると考えられる。いずれも  $\text{SiO}_2$  とほぼ同等の値を示していることがわかった。しかし、 $\text{SiN}_x\text{:F/SiO}_2$  膜において膜はがれが起きているように見える箇所があり、この箇所においては電気特性への影響が懸念される。




図 2-6 (a)  $\text{SiO}_2$ , (b)  $\text{SiN:F-H0\%}$ , (c)  $\text{SiN}_x\text{:F/SiO}_2$  の原子間力顕微鏡(AFM)測定結果。

## 2.3 素子作製手法

本実験では、*a*-Si TFT の一般的であるボトムゲート型の構造を持つ *a*-IGZO TFT を作製した。また、熱酸化 SiO<sub>2</sub> 膜を比較として用いるために、低抵抗 Si 基板(n 型、抵抗値 $\rho < 0.005 \Omega \text{cm}$ )をゲート電極として使用する構造を作製した。Si 基板ゲート上に前項で述べた表 2-1 に示す各種絶縁膜を 100 nm 成膜した後、TFT チャンネル層である *a*-IGZO を 70 nm 堆積した。*a*-IGZO の堆積には高周波(RF: radio frequency)マグネトロンスパッタを用い、印加電圧 100W、成膜圧力 0.6 Pa、成膜ガス流量 Ar 19.1 sccm/O<sub>2</sub> 0.9 sccm の条件で行った。*a*-IGZO をウェットエッチングによりパターニングした後 S/D 電極となる Mo と Pt を各 80 nm, 20 nm 積層させ、リフトオフによりパターニングを行った。S/D 電極の形成においても RF マグネトロンスパッタを用い、印加電圧 100W、成膜圧力 0.5 Pa、成膜ガス流量 Ar 5 sccm の条件で成膜した。

以上のように作製した TFT に対して、熱処理として 300℃ の乾燥疑似大気雰囲気下(N<sub>2</sub>:O<sub>2</sub>=4:1)で 2 時間の熱処理を行った。サンプルによっては保護膜として感光性 polysilsesquioxane を塗布法により形成した。保護膜作成後、250℃ の N<sub>2</sub> 雰囲気下で 2 時間、その後 300℃ の O<sub>2</sub> 雰囲気下で 2 時間の熱処理を行った。素子構造を図 2-7 に示す。




図 2-7 *a*-IGZO TFT の素子構造

## 2.4 TFT 電気特性評価手法

TFT の電気特性は一般に伝達特性から導き出されることが多い<sup>16</sup>。伝達特性とはソース(S) - ドレイン(D)間の電圧( $V_d$ )をある一定の値で印加した状態で、ソース - ゲート(G)間の電圧( $V_g$ )をスイープさせた際に S-D 間を流れる電流( $I_d$ )を測定したものである。TFT の電気特性を評価する上では、移動度( $\mu$ )、閾値電圧( $V_{th}$ )、サブスレッショルド・スイング(S)の三つの値で議論されることが多い。他にも、ON 電流や OFF 電流といった値があり、これらはそれぞれ電流駆動である有機発光ダイオードを駆動させる際や、待機電力消費量を評価する際の目安として用いられる。本実験では半導体パラメータアナライザ(Agilent 4156C)を用いて伝達特性を測定し、以下の算出方法を用いて TFT の電気特性を評価した。

### 2.4.1 電界効果移動度 ( $\mu_{FE}$ )

TFT の電気特性を算出する際には、電圧と電界の分布がほとんどなくキャリアの密度や移動が一様になる条件として、わずかな  $V_d$  を印加した条件で行うのが妥当と考えられている。この条件は線形領域と呼ばれており、 $V_d \ll V_g$  で  $V_d$  が 0 に近い値を取る場合について考えられる。ここで  $I_d$  は

$$I_d = \frac{W}{L} \mu_{lin} C_i \left\{ (V_g - V_{th}) V_d - \frac{1}{2} V_d^2 \right\} \quad (2.1)$$

と表される。 $\mu_{lin}$  は線形領域における移動度、 $W$  はチャネル幅、 $L$  はチャネル長である。 $C_i$  は GI のキャパシタンスであり、真空の誘電率  $\epsilon_0$ 、GI の比誘電率  $\epsilon_i$ 、GI の膜厚  $t_i$  により  $C_i = \frac{\epsilon_i \epsilon_0}{t_i}$  から求められる。

ここで、 $\frac{\partial I_d}{\partial V_g}$  を計算すると

$$\mu_{lin} = \frac{L}{W C_i V_d} \left( \frac{\partial I_d}{\partial V_g} \right) \quad (2.2)$$

となる。傾き  $\frac{\partial I_d}{\partial V_g}$  が最大の時の値を用いて TFT の電界効果移動度  $\mu_{FE}$  を算出する。

キャリアの密度や移動が十分でない、または S/D 電極とチャネルの間の寄生抵抗があり、線形領域から  $\mu_{FE}$  を求められない場合は、より高い  $V_d$  ( $V_d > V_g - V_{th}$ ) を印加した飽和領域において移動度 ( $\mu_{sat}$ ) を算出する。

$$I_d = \frac{W}{2L} \mu_{sat} C_i (V_g - V_{th})^2 \quad (2.3)$$

より

$$\mu_{sat} = \frac{2L}{WC_i} \left( \frac{\partial \sqrt{I_d}}{\partial V_g} \right)^2 \quad (2.4)$$

となる。

このうち  $\frac{\partial \sqrt{I_d}}{\partial V_g}$  が最大になる  $\mu_{sat}$  を  $\mu_{FE}$  とする。

#### 2.4.2 閾値電圧 ( $V_{th}$ )

閾値電圧とは TFT 伝達特性の電流が急激に増加し始め、TFT が OFF から ON 状態になるときの電圧  $V_g$  を示す指標である。移動度を求めた時の  $I_d$   $V_d$   $V_g$  の値をもちいて算出する。

線形領域では

$$V_{th} = V_g - \frac{1}{2}V_d - \left( \frac{L}{W\mu_{lin}C_i} \right) \left( \frac{V_d}{I_d} \right) \quad (2.5)$$

また飽和領域では、

$$V_{th} = V_g - \sqrt{2 \left( \frac{L}{W\mu_{sat}C_i} \right) I_d} \quad (2.6)$$

で算出される。

上記の方法で算出が難しい場合は、チャンネルサイズにより規格化されたドレイン電圧  $I_d \frac{L}{W} = 1 \text{ nA}$  における  $V_g$  の値と定義することもある。

#### 2.4.3 サブスレッショルド・スイング ( $S$ )

$S$  値は TFT 伝達特性の OFF から ON に遷移する閾値下領域において、 $I_d$  が 10 倍になるときに必要となる  $V_g$  の電圧変化量を示す。

$S$  値を算出する式は

$$S = \ln(10) \frac{\partial V_g}{\partial \{\ln(I_d)\}} \quad (2.7)$$

と表される。

界面捕獲準位密度に依存して変化すると考えられており、 $S$  値が小さい場合伝達特性の立ち上がりが急峻になるため、スイッチ特性が良いと評価される。

## 2.5 TFT 電気特性

電気特性は絶縁膜との界面状態や絶縁膜からの元素の拡散といった要因により半導体中の電子密度や準位が変化することで電気特性が変化する。ここでは絶縁膜に  $\text{SiN}_x\text{:F}$  を用いたことで初期電気特性にどのような影響があるのかを調べた。

図 2-8 に各絶縁膜を用いた  $a$ -IGZO TFT の伝達特性の測定結果を示す。チャンネルサイズは  $W=90\ \mu\text{m}$ ,  $L=10\ \mu\text{m}$  の TFT を用い、 $V_d=5\ \text{V}$  で測定した。また、すべての TFT 特性を重ねた結果を図 2-9 に示す。電気特性の計算結果は表 2-2 にまとめた。移動度について  $\text{SiO}_2$  を絶縁膜に用いた TFT は  $7\ \text{cm}^2/\text{Vs}$  であるのに対し  $\text{SiN}_x\text{:F}$  を用いた TFT は  $12\ \text{cm}^2/\text{Vs}$  を超える値で、すべて高い ON 電流を示している。また、 $S$  値について  $\text{SiO}_2$  を絶縁膜に用いた TFT は  $0.64\ \text{V}/\text{dec}$  であるのに対し、 $\text{SiN}_x\text{:F}$  を用いた TFT では  $0.45\text{-}0.56\ \text{V}/\text{dec}$  と低く、より立ち上がり急峻で良好な特性を示している。

以上の結果から、 $\text{SiN}_x\text{:F}$  を GI に用いることで、電気特性の改善がみられることが分かった。フッ素が酸化物チャンネル中に含有される場合、フッ素が酸素の代替として導入されると電子が放出され移動度が向上するという報告<sup>17</sup>があることから、 $\text{SiN}_x\text{:F}$  を GI に用いることで、初期特性の改善がみられる理由として絶縁膜中に含まれるフッ素も重要な役割を果たしていると考えられる。

膜中に含まれる元素に着目した場合、SIMS の結果から膜中の水素量は  $\text{SiO}_2$ 、 $(\text{SiN}_x\text{:F}/\text{SiO}_2)$ 、 $\text{SiN:F-H}_2\text{0\%}$ 、 $\text{SiN:F-H}_2\text{8\%}$ 、 $\text{SiN:F-H}_2\text{31\%+SiF}_4$  の順に多くなっており、膜中のフッ素の量は  $\text{SiO}_2$ 、 $\text{SiN:F-H}_2\text{31\%+SiF}_4$ 、 $\text{SiN:F-H}_2\text{0\%}$ ・ $\text{SiN:F-H}_2\text{8\%}$  の順に多くなっていることが分かっている。 $S$  値は  $\text{SiO}_2$ 、 $\text{SiN:F-H}_2\text{0\%}$ 、 $\text{SiN:F-H}_2\text{8\%}$ 、 $\text{SiN:F-H}_2\text{31\%+SiF}_4$  の順に  $0.64\ \text{V}/\text{dec}$ 、 $0.52\ \text{V}/\text{dec}$ 、 $0.47\ \text{V}/\text{dec}$ 、 $0.46\ \text{V}/\text{dec}$  と減少する傾向にある。一方、 $V_{th}$  については  $\text{SiO}_2$ 、 $\text{SiN:F-H}_2\text{31\%+SiF}_4$ 、 $\text{SiN:F-H}_2\text{0\%}$ 、 $\text{SiN:F-H}_2\text{8\%}$  の順に  $3.1\ \text{V}$ 、 $2.0\ \text{V}$ 、 $1.1\ \text{V}$ 、 $0.9\ \text{V}$  と減少する傾向にある。このことから、膜中水素量が多くなると  $S$  値が減少し改善され、膜中フッ素量が多くなると  $V_{th}$  が減少し改善される傾向にあると考えられる。

移動度については  $V_{th}$  と同様、膜中フッ素量が多くなると増加し改善される傾向がみられる。 $\text{SiO}_2$  を GI に用いた TFT がもっとも移動度が低く、 $7.4\ \text{cm}^2/\text{Vs}$  であるのに対し、 $\text{SiN:F-H}_2\text{31\%+SiF}_4$ 、 $\text{SiN:F-H}_2\text{0\%}$  を GI に用いた TFT の順に  $12.5\ \text{cm}^2/\text{Vs}$ 、 $13.9\ \text{cm}^2/\text{Vs}$  とフッ素含有量に従い移動度が増加していることがわかる。 $\text{SiN:F-H}_2\text{8\%}$  を GI に用いた TFT ではさらにフッ素含有量が多く、移動度は  $17.6\ \text{cm}^2/\text{Vs}$  と最も高い結果となった。 $\text{SiN:F-H}_2\text{8\%}$  を GI に用いた場合に大きく移動度が増加した理由については、水素とフッ素の含有量がともに多いことや、また、他の  $\text{SiN}_x\text{:F}$  と膜構造が異なっているという可能性が考えられるが、さらなる検討が必要である。



界面をフッ化処理した  $\text{SiN}_x\text{:F/SiO}_2$  を GI に用いた TFT についても、 $\text{SiO}_2$  を GI に用いた TFT と比較しより良好な値を示している。移動度、 $S$  値はそれぞれ  $13.17 \text{ cm}^2/\text{Vs}$ ,  $0.56 \text{ V/dec}$  であった。このことから、界面のフッ化処理は  $a\text{-IGZO}$  TFT の電気特性の改善に有効であることが分かった。バンドギャップ内に存在する CBM 直下の裾状準位が減少することで  $S$  値の改善や ON 電流の増加が起こるとする報告<sup>18</sup>があることから、界面をフッ化する、又は GI に  $\text{SiN}_x\text{:F}$  膜を用いることで CBM 直下の裾状準位が減少している可能性が示唆された。




図 2-8 (a)  $\text{SiO}_2$  (b)  $\text{SiN:F-H}_20\%$  (c)  $\text{SiN:F-H}_28\%$  (d)  $\text{SiN:F-H}_231\%+\text{SiF}_4$  (e)  $\text{SiN}_x\text{:F/SiO}_2$  を GI に用いた  $a\text{-IGZO}$  TFT の電気特性。測定条件は  $V_d=5 \text{ V}$ 、 $W/L=90/10 \text{ }\mu\text{m}$ 。




図 2-9 各種絶縁膜を用いた *a*-IGZO TFT 伝達特性の比較。

表 2-2 各種絶縁膜を用いた *a*-IGZO TFT 伝達特性の移動度 ( $\mu_{in}$ )、閾値 ( $V_{th}$ )、サブスレッショールドスウィング ( $S$ )の値。

Gate insulator	$\mu_{in}$ (cm <sup>2</sup> /Vs)	$V_{th}$ (V)	$S$ (V/dec)
SiO <sub>2</sub>	7.41±1.5	3.13±0.44	0.64±0.10
SiN:F-H <sub>2</sub> 0%	13.94±0.25	1.12±0.07	0.52±0.02
SiN:F-H <sub>2</sub> 8%	17.64±1.70	0.87±0.60	0.47±0.08
SiN:F-H <sub>2</sub> 31%+SiF <sub>4</sub>	12.52±1.01	2.03±0.59	0.46±0.03
SiN <sub>x</sub> :F/SiO <sub>2</sub>	13.17±1.51	2.23±1.71	0.56±0.04

## 2.6 結言

本章ではGI中に含有される水素とフッ素が $\alpha$ -IGZO TFTの電気特性に与える影響を調査した。また、SIMSを用いて膜中含有元素量を測定することで、GI膜作製時の原料ガスを変えることでGI中に含有される水素とフッ素の量を制御可能であることを示し、下記のことになった。

1) 原料ガス中の水素含有量の増加に伴い膜中の水素含有量が増加した。原料ガスに $\text{SiH}_4$ と $\text{N}_2$ を用いた $\text{SiN}_x\text{:H}$ 膜と比較すると原料ガスに $\text{SiF}_4$ と $\text{N}_2$ を用いた $\text{SiN}_x\text{:F}$ 膜では水素含有量が1/10以下に抑制可能であることが分かった。

2) AFMによる表面の測定結果から、 $\text{SiO}_2$ 、 $\text{SiN:F-H0\%}$ 、 $\text{SiN}_x\text{:F/SiO}_2$ 膜の表面粗さは $\text{SiO}_2$ と同等かそれ以下であることが分かった。このことから絶縁膜の表面粗さがTFT電気特性に影響することはないと考えた。

3)  $\text{SiN}_x\text{:F}$ をGIに用いることで、 $\text{SiO}_2$ をGIに用いたTFTと比較しON電流・ $S$ 値・移動度が向上することが分かった。

4) 界面をフッ化処理した $\text{SiN}_x\text{:F/SiO}_2$ をGIに用いたTFTについても、 $\text{SiO}_2$ をGIに用いたTFTと比較しON電流・ $S$ 値・移動度が向上することが分かった。界面のフッ化処理は $\alpha$ -IGZO TFTの電気特性の改善に有効であることが分かった。

$S$ 値の改善やON電流の増加はバンドギャップ内に存在するCBM直下の裾状準位の減少に起因して生じることから、界面をフッ化する、又はGIに $\text{SiN}_x\text{:F}$ 膜を用いることでCBM直下の裾状準位が減少している可能性が示唆された。

## 参考文献

- 1 J. S. Park, W.-J. Maeng, H.-S. Kim, and J.-S. Park, *Thin Solid Films* **520** (6), 1679 (2012).
- 2 T. Kamiya, K. Nomura, and H. Hosono, *Sci Technol Adv Mat* **11** (4) (2010).
- 3 S. Lee, A. Nathan, S. Jeon, and J. Robertson, *Sci Rep* **5**, 14902 (2015).
- 4 J. Lee, J.-S. Park, Y. S. Pyo, D. B. Lee, E. H. Kim, D. Stryakhilev, T. W. Kim, D. U. Jin, and Y.-G. Mo, *Appl. Phys. Lett.* **95** (12), 123502 (2009).
- 5 日新電機技報 Vol.57 No.1 (2012)
- 6 K. Nomura, T. Kamiya, and H. Hosono, *ECS J. Solid State Sci. Technol.* **2** (1), P5 (2012).
- 7 J. S. Jung, K. S. Son, K.-H. Lee, J. S. Park, T. S. Kim, J.-Y. Kwon, K.-B. Chung, J.-S. Park, B. Koo, and S. Lee, *Appl. Phys. Lett.* **96** (19), 193506 (2010).
- 8 M. E. Lopes, H. L. Gomes, M. C. R. Medeiros, P. Barquinha, L. Pereira, E. Fortunato, R. Martins, and I. Ferreira, *Appl. Phys. Lett.* **95** (6), 063502 (2009).
- 9 K. Nomura, T. Kamiya, M. Hirano, and H. Hosono, *Appl. Phys. Lett.* **95** (1), 013502 (2009).
- 10 W. B. Jackson, J. M. Marshall, and M. D. Moyer, *Phys. Rev. B* **39** (2), 1164 (1989).
- 11 G. Lucovsky, R. J. Nemanich, and J. C. Knights, *Phys. Rev. B* **19** (4), 2064 (1979).
- 12 K.-M. Byun and W.-J. Lee, *Thin Solid Films* **376**, 26 (2000).
- 13 G. Lucovsky, J. Yang, S. S. Chao, J. E. Tyler, and W. Czubytyj, *Phys. Rev. B* **28** (6), 3234 (1983).
- 14 V. A. Volodin, K. O. Bugaev, A. K. Gutakovskiy, L. I. Fedina, M. A. Neklyudova, A. V. Latyshev, and A. Misiuk, *Thin Solid Films* **520** (19), 6207 (2012).

- 15 I. O. Parm, K. Kim, D. G. Lim, J. H. Lee, J. H. Heo, J. Kim, D. S. Kim, S. H. Lee, and J. Yi, *Sol. Energ. Mat. Sol. C* **74**, 97 (2002).
- 16 薄膜材料デバイス研究会 編, 「*薄膜トランジスタ*」, 第2章 (コロナ社, 2008).
- 17 J. S. Seo, J. H. Jeon, Y. H. Hwang, H. Park, M. Ryu, S. H. Park, and B. S. Bae, *Sci Rep* **3**, 2085 (2013).
- 18 H.-H. Hsieh, T. Kamiya, K. Nomura, H. Hosono, and C.-C. Wu, *Appl. Phys. Lett.* **92** (13), 133503 (2008).

## 第3章 SiN<sub>x</sub>:F 絶縁膜を用いた *a*-IGZO TFT の信頼性解析

### 3.1 諸言

これまでに述べてきたように *a*-IGZO TFT はディスプレイ駆動素子として注目を集めている材料であるが、一方で電圧ストレスにより特性が変化するという信頼性の問題が指摘されている。信頼性を確保することはデバイス応用において非常に重要であり、劣化の機構を解明することが求められている。

信頼性劣化が起こる一般的な要因は、前項にも述べたようにバックチャネルへの酸素や水の吸着、チャネルバルクにおける酸素欠陥や弱い結合の存在、また、GIバルクや GI/チャネル界面に存在する準位などが挙げられる。バックチャネルでの劣化は保護膜の形成により、バックチャネル表面への酸素や水の吸着を防ぐことで抑制が可能である。しかし、チャネルバルクや GI/チャネル界面における信頼改善手法は確立されていない。

野村らの報告<sup>1</sup>では、*a*-IGZO TFT のチャネル層における不安定性の起源には以下の二種類が挙げられている。一つ目は *a*-IGZO チャネル層における不安定化学結合手の切断などによる浅い準位に存在する欠陥準位の形成で、大きな  $V_{th}$  シフトと  $S$  値の劣化を引き起こすが、熱処理を行う事で抑制することができる。二つ目は *a*-IGZO チャネル層または GI との界面の深い準位に電子がトラップされ負帯電準位を形成することである。この準位は CBM から 1.0 eV に位置するといわれており、熱処理によっても抑制することができない。そのため依然として *a*-IGZO TFT の信頼性改善についての議論は活発にされており、信頼性改善の手法とその機構を明らかにすることは重要である。

## 3.2 信頼性解析手法

TFT の信頼性解析には負方向定電圧印加ストレス(NBS: negative bias stress)、正方向定電圧印加ストレス(PBS: positive bias stress)、さらに電流を加えた、正方向定電圧定電流印加ストレス(PBCS: positive bias current stress)、光を照射しながら NBS 測定を行う光照射負定電圧印加ストレス(NBIS: negative bias illumination stress)、といった電氣的ストレスを与え、電気特性の変化を調べる手法が挙げられる。その中でも、絶縁膜の信頼性への影響を評価するために *a*-IGZO TFT が n 型半導体であることから、本実験では PBS と PBCS を用いて評価を行った。

PBS の場合、 $V_g=20$  V、PBCS の場合  $V_g=20$  V、 $I_d=5$   $\mu$ A をストレス条件とし、半導体パラメータアナライザを用いて暗室下で試験を行った。劣化の温度依存性を調べる際は、ステージ温度を所定の温度に保ち、同時に各ストレス条件において試験を行った。閾値下領域で現れるこぶ状の特性であるハンプの影響を無視するために、ストレスをかけた際に起こる伝達特性のシフト量は、 $I_d=10^{-9}$  A となる  $V_g$  を  $V_{th}$  と考えそのシフト量について評価を行った。

非晶質半導体のバイアスストレス下で起こるストレス時間に対する  $V_{th}$  シフトは GI や GI/チャンネル界面への電子の注入モデルとして以下の拡張指数関数の式を用いて表すことができる。<sup>2</sup>

$$|\Delta V_{th}| = |\Delta V_{th0}| \left\{ 1 - \exp \left[ - \left( \frac{t_{stress}}{\tau} \right)^\beta \right] \right\} \quad (3-1)$$

ここで、 $\Delta V_{th0}$  は無限時間における  $V_{th}$  シフト量、 $t_{stress}$  はストレス印加時間、 $\tau$  はキャリアの捕獲に要する時間であり  $\beta$  は拡張指数関数の指数である。

$$\tau = \tau_0 \exp(E_\tau/kT) \quad (3-2)$$

3.2 式を用いて  $E_a = E_\tau \beta$  により活性化エネルギーが求められる。ここで、 $E_\tau$  は電子が輸送される際の平均実効バリア障壁である。 $E_\tau$  が大きいほど界面の不整合性が大きいと判断することができ、熱処理による不安定化学結合手の除去などにより  $E_\tau$  を減少させることができる。また、温度に依存して増加する  $\beta$  が算出される場合、複数のトラップ準位に起因していると考えることができ、一方、温度依存性を持たない場合は欠陥へのトンネリングまたはホッピングにより  $V_{th}$  シフトが起こっていると考えることができる<sup>3</sup>。この式を用いて、 $V_{th}$  シフトの時間依存性を解析した。

### 3.3 ゲート定電圧ストレスに対する信頼性

まず初めに、GI中に含まれる水素量に着目した。原料ガス中の水素量の異なる2種類の $\text{SiN}_x\text{:F}$ 膜( $\text{SiN:F-H0\%}$ ,  $\text{SiN:F-H8\%}$ )と原料ガスに $\text{SiH}_4$ と $\text{NH}_3$ を用いて成膜した $\text{SiN}_x\text{:H}$ 膜をGIに用いた $a$ -IGZO TFTにPBSをかけた場合について評価を行った。ストレス条件は $V_g=20$  V、室温暗室下で、10000秒間のストレス時間における $a$ -IGZO TFT特性の変化を図3-1に示す。この評価は保護膜の影響を排除するために保護膜を有さないTFTを用いた。特性はストレス印加時間に依存してすべて正方向にシフトしていることがわかる。 $V_{th}$ シフト量は $\text{SiN:F-H0\%}$ 、 $\text{SiN:F-H8\%}$ 、 $\text{SiN}_x\text{:H}$ をGIに用いたTFTの順にそれぞれ0.8 V、1.7 V、2.5 Vとなっている。2章でも述べたように絶縁膜中の水素量は $\text{SiN:F-H0\%}$ 、 $\text{SiN:F-H8\%}$ 、 $\text{SiN}_x\text{:H}$ の順に多くなっており、水素含有量が多くなるに従い $V_{th}$ シフト量が大きくなり信頼性が悪くなることが分かった。

$a$ -Si TFTにおいて水素は準安定状態の欠陥準位を形成し、信頼性の劣化を引き起こす要因として考えられている<sup>4</sup>。また、 $a$ -IGZO TFTにおいても水素は浅い電荷トラップ準位を形成することで、信頼性の劣化を引き起こすことが知られている<sup>5</sup>。本実験からも絶縁膜中の水素量が増加するにつれて信頼性が悪くなったことから、水素の信頼性への影響が確かめられた。このことから、絶縁膜中水素量が信頼性に与える影響は大きく、絶縁膜中水素量を減少させる試みは、 $a$ -IGZO TFTの信頼性を改善するために重要であるということが分かった。




図3-1 ゲート定電圧ストレス( $V_g=20$  V、室温暗室下、ストレス時間 10000 s)の(a)  $\text{SiN:F-H}_20\%$  (b)  $\text{SiN:F-H}_8\%$  (c)  $\text{SiN}_x\text{:H}$  をGIに用いた $a$ -IGZO TFT特性変化。






図 3-2 ゲート定電圧ストレス( $V_g=20$  V, 室温暗室下, ストレス時間 10000 s の SiN:F-H<sub>2</sub>0%(赤)、SiN:F-H<sub>2</sub>8%(青)、SiN<sub>x</sub>:H(緑)を GI に用いた *a*-IGZO TFT のストレス時間に対する閾値電圧シフト量。各点線は式 3-1 の拡張指数関数の式でのフィッティング結果。

PBS 試験における  $V_{th}$  シフト量をストレス時間に対してプロットした結果を図 3-2 に示す。点線に示すようにすべての TFT において拡張指数関数の式によく一致していることがわかる。このことから  $V_{th}$  シフトの原因は GI または GI/チャンネル界面への電子の注入によるといえ、絶縁膜が異なっても信頼性劣化の原因は変わっていないと考えられる。図 3-1 の結果と同様に水素含有量が増加すると拡張指数関数の傾きも増加していることがわかる。このことから絶縁膜中の水素含有量が少なくなることによって信頼性が改善するということがわかる。

次に水素の影響を排除し、フッ素の影響を議論するために水素もフッ素も含有量が少なく SIMS 測定の検出限界以下である SiO<sub>2</sub> 膜と SiN<sub>x</sub>:F 膜を GI 膜に用いた TFT の信頼性の比較を行った。一般に Si の未結合手は絶縁膜中において深い電子トラップ準位となるため信頼性劣化の原因になる。図 3-3 に示すようにフッ素は SiN<sub>x</sub>:H 膜中に導入された場合、主に Si と強い結合を成し、未結合手を終端するため電気的特性が改善されると報告されている<sup>6</sup>。また、フッ素は IZO バルク中に導入された場合、電子トラップサイトである酸素欠陥をフッ素が終端することやフッ素と -OH が水素結合することで -OH によるホールトラップサイトの形成を抑制するということが報告されている<sup>7</sup>。以上のことからフッ素は信頼性改善のための重要な役割を担っていると考えられる。




図 3-3 フッ素による Si 未結合手の終端のモデル図<sup>6</sup>。

SiO<sub>2</sub>膜と SiN<sub>x</sub>:F 膜を GI 膜に用いた TFT の信頼性の比較について、ストレス条件は V<sub>g</sub>=20 V、ストレス温度は 25℃ と 55℃ で、10000 秒間のストレス時間における *a*-IGZO TFT 特性の変化を図 3-4 に示す。この測定では温度を上げた測定を行うことから外気の影響を排除するために保護膜有の TFT について評価をした。保護膜をつけることで、測定温度を上げた際に現れるバックチャネル表面への酸素や水の吸着脱離といったバックチャネルに起因したハンプの影響を排除することができる。

どちらの TFT も 25℃ のストレス温度ではシフト量は 1 V 以下であり同等の値を示している。一方でストレス温度が 55℃ と高くなった場合、SiO<sub>2</sub>を用いた TFT ではシフト量が 4.7 V に増加するのに対し、SiN<sub>x</sub>:F を用いた TFT ではシフト量は 1.5 V に留まった。SiN<sub>x</sub>:F を用いた TFT では温度による劣化の加速が SiO<sub>2</sub>を用いた TFT に対して少ないといえる。今回 SiN<sub>x</sub>:F GI の比較として用いた SiO<sub>2</sub> GI は、熱酸化法により作製しており先にも述べたように水素もフッ素も含有量が非常に少ない安定な絶縁膜である。そのため、SiO<sub>2</sub>を用いた TFT で起こる劣化は水素の拡散など絶縁膜に起因するものではなく、*a*-IGZO 中の準位または界面準位に起因すると考えられる。SiN<sub>x</sub>:F を用いた TFT で温度による劣化の加速が少なく信頼性が改善した理由は、SiN<sub>x</sub>:F 膜中に含まれるフッ素の影響であると考えられる。絶縁膜中フッ素の信頼性に対する影響については 3.3 節で、また化学的な影響については第 4 章で詳しく述べる。




図 3-4 (a)  $\text{SiO}_2$  を用いた  $a$ -IGZO TFT (b)  $\text{SiN}_x\text{:F}$  を用いた  $a$ -IGZO TFT における PBS ( $V_g=20$  V) 印加時の  $V_{th}$  シフトのストレス時間依存性。青点にストレス温度 25°C、赤点にストレス温度 55°C の結果を示す。

$V_{th}$  シフトの原因は GI または GI/チャンネル界面への電子の注入によるものであることが図 3-2 の考察からいえる。 $\text{SiN}_x\text{:F}$  を GI に用いることで信頼性が改善することが分かった。これは GI 中のフッ素が GI 中の Si の未結合手を終端し GI 中への電子のトラップを減少させたこと、または、GI 中にフッ素を含むことで  $a$ -IGZO 中の準位密度または界面準位密度を減少させたことが原因と考えられる。GI または GI/チャンネル界面のどちらが主たる要因であることを確かめるために  $\text{SiO}_2$  と、 $\text{SiO}_2$  の表面のみをフッ化した  $\text{SiN}_x\text{:F}/\text{SiO}_2$  を GI に用いた TFT の信頼性を比較した。 $\text{SiO}_2$  の表面のみをフッ化した  $\text{SiN}_x\text{:F}/\text{SiO}_2$  を GI に用いた TFT において  $\text{SiO}_2$  を GI に用いた TFT と比較して信頼性が改善していれば GI 中にフッ素を含むことで  $a$ -IGZO 中の準位密度または界面準位密度を減少させたことが主たる原因で信頼性の改善が起こっているということが明らかになる。

図 3-5 に  $V_g=20$  V、10000 秒間の定電圧ストレスによる、室温暗室下における、(a) $\text{SiO}_2$ 、(b) $\text{SiN}_x\text{:F}/\text{SiO}_2$  を GI に用いた  $a$ -IGZO TFT の伝達特性変化を示す。保護膜無しの構造で比較を行った。 $\text{SiO}_2$  と  $\text{SiN}_x\text{:F}/\text{SiO}_2$  を用いた TFT の各  $V_{th}$  シフト量は 6.6 V、1.5 V であった。界面をフッ化するだけで  $\text{SiN}_x\text{:F}$  を用いた TFT と同様に大幅に信頼性が改善していることがわかる。2.2 節で述べたとおり、絶縁膜バルクは同様の  $\text{SiO}_2$  膜になっており界面のみに  $\text{SiN}_x\text{:F}$  膜が形成されることでフッ化されている。このことから、フッ素の信頼性改善への寄与は GI バルク中よりも、主に GI/チャンネル界面において起こっているということが分かった。

$\text{SiN}_x\text{:F}/\text{SiO}_2$  を用いた TFT において、ON 電流値が減少している。これは 2 章の図 2-6 において言及した、 $\text{SiN}_x\text{:F}/\text{SiO}_2$  膜表面で観察された膜はがれの影響で  $a$ -IGZO

層との界面が平滑でないことが原因であると考えられる。また、 $\text{SiN}_x\text{:F}$  を GI に用いた TFT と比較すると  $V_{th}$  シフト量が 1.5 V と若干大きい結果になっている。これらについては表面フッ化をする際の成膜条件を最適化することで改善できると考えられるが、本検討の趣旨には影響していないと判断した。




図 3-5  $V_g$  定電圧ストレス( $V_g=20$  V)による(a) $\text{SiO}_2$ , (b) $\text{SiN}_x\text{:F/SiO}_2$  を GI に用いた  $a$ -IGZO TFT の伝達特性変化。それぞれ 0,  $10^3$ ,  $3 \times 10^3$ ,  $10^4$  秒後に測定した  $V_d=5$  V における特性。

### 3.4 ゲート定電圧・ドレイン定電流ストレスに対する信頼性

ここまでの印加ストレスはゲート電圧のみであったが、これに加えてドレインに電圧を印加することに伴う劣化の影響を調べた。TFTは実駆動時にはドレイン電流の制御によるスイッチングを行うため、ドレイン電圧を加えた際のドレイン電流による劣化への影響を調べることは重要である。ゲートとドレイン両方の電極に電圧を印加することで、ストレス条件を  $V_g=20\text{ V}$ ,  $I_d=5\text{ }\mu\text{A}$  のゲート定電圧・ドレイン定電流ストレス(PBCS)とした。測定は前節と同様保護膜を有したサンプルで行った。

図3-6にPBCSを印加した際のストレス温度  $35\text{ }^\circ\text{C}$  (図3-6 (a), (c))と  $60\text{ }^\circ\text{C}$  (図3-6 (b), (d))で、40000秒間のストレス時間における伝達特性の変化を示す。3.2節で述べたフッ素の信頼性改善に対する影響についてさらに詳しく調べるために  $\text{SiO}_2$  を用いたTFT(図3-6 (a), (b))と  $\text{SiN}_x\text{:F}$ (図3-6 (c), (d))を用いたTFTについて比較した。 $\text{SiO}_2$  を用いたTFTでは温度によらず平行に大きな  $V_{th}$  シフトがみられる。ストレス温度が  $60\text{ }^\circ\text{C}$  になると立ち上がりの電流が裾状になり、シフト量も増加している。 $\text{SiN}_x\text{:F}$  を用いたTFTでも同様に温度によらず平行な  $V_{th}$  シフトがみられるが、シフト量は  $\text{SiO}_2$  の場合と比較し減少している。また、ストレス温度が  $60\text{ }^\circ\text{C}$  の場合でもシフト量は  $35\text{ }^\circ\text{C}$  の場合とほぼ同じ値を示している。 $\text{SiN}_x\text{:F}$  を用いたTFTにおいて信頼性の改善がみられるという傾向は前節のPBS試験を行った場合の結果と同じである。 $V_{th}$  シフト量に関しては図3-7において詳しく解析を行う。

$S$  値の劣化やON電流の増減が伴う劣化は、弱い結合が切れて欠陥が形成されることによるバンドギャップ中の浅い準位の形成によると考えられている。また平行な  $V_{th}$  シフトはGI/チャンネル界面での負に帯電したフェルミ準位直下の準位 ( $E_c-1.0\text{eV}$ )により起こると考えられている<sup>1</sup>。本実験においてもPBCSにより伝達特性は時間とともに平行に  $V_{th}$  シフトしているが、 $S$  値の劣化やON電流の増減は見られない。このことから、PBCSによる劣化は欠陥の生成による浅い準位の形成には関係がなく、負に帯電したフェルミ準位直下の準位に関係するものと考えられる。 $\text{SiN}_x\text{:F}$  をGIに用いることで  $V_{th}$  の平行シフトが減少していることから、 $\text{SiN}_x\text{:F}$  を用いることで負に帯電したフェルミ準位直下の準位密度が減少したのではないかと考えた。




図 3-6 (a) GI : SiO<sub>2</sub>、ストレス温度 : 35 °C (b) GI : SiO<sub>2</sub>、ストレス温度 : 60 °C (c) GI : SiN<sub>x</sub>:F、ストレス温度 : 35 °C (d) GI : SiN<sub>x</sub>:F、ストレス温度 : 60 °C の条件の *a*-IGZO TFT に対して PBCS をした際の各ストレス時間の TFT 伝達特性。




図 3-7 (a)  $\text{SiO}_2$ (中抜き四角)または  $\text{SiN}_x\text{:F}$ (三角)を GI に用いた TFT の PBCS による  $V_{\text{th}}$  シフトの時間依存性。各点線は式 3-1 の拡張指数関数の式でのフィッティング結果。黒がストレス温度  $35^\circ\text{C}$ 、赤がストレス温度  $60^\circ\text{C}$  を表す。(b) 拡張指数関数によるフィッティングから導出した  $\beta$  とストレス温度の関係。(c) 拡張指数関数によるフィッティングから導出した  $\tau$  とストレス温度の逆数の関係。

図 3-7 に図 3-6 の伝達特性変化における  $V_{\text{th}}$  シフトの時間依存性を示した。 $\text{SiO}_2$  を用いた TFT を中抜き四角で、 $\text{SiN}_x\text{:F}$  を用いた TFT を三角の点で表し拡張指数関数(式 3-1)によるフィッティングを行い比較した。

$\text{SiO}_2$  を用いた TFT ではストレス温度  $35^\circ\text{C}$  においてもシフト量が大きく、ストレス時間 40000 秒で  $3.7\text{ V}$  の  $V_{\text{th}}$  シフトが起こる(図 3-6 (a), 図 3-7 (a)黒四角)。ストレス温度  $60^\circ\text{C}$  ではさらにシフトが大きくなり、シフト量は  $4.4\text{ V}$  である (図 3-6 (b), 図 3-7 (a)赤四角)。 $\text{SiN}_x\text{:F}$  を用いた TFT ではストレス温度  $35^\circ\text{C}$  において  $V_{\text{th}}$  シフト量が  $0.34\text{ V}$ (図 3-6 (c), 図 3-7 (a)黒三角)、ストレス温度  $60^\circ\text{C}$  においても  $0.41\text{ V}$  とシフト量が非常に小さい(図 3-6 (d), 図 3-7 (a)赤四角)。拡張指数関数(式 3-1)によるフィッティングを点線で示しているが、図 3-7 (a)からわかるように拡張指数関数の式によく一致していることがわかる。

拡張指数関数によりあらわされる  $V_{\text{th}}$  シフトは主に以下 3 箇所への電子の注入が原因であるといわれている：(i) GI バルク、(ii) GI/チャンネル界面、(iii) チャンネルバルクである。(i) GI バルクについて、本実験では熱酸化法により作製した  $\text{SiO}_2$  を用いており、この膜は絶縁膜として安定な膜であること、また、3.2 節で述べたとおり界面のみに  $\text{SiN}_x\text{:F}$  膜を用いることでも信頼性が改善することから、GI への電子の注入は  $V_{\text{th}}$  シフトの原因として除外できると考えた。(iii)に関して、チャンネル層である  $a\text{-IGZO}$  膜は同時に成膜しているため、トラップ準位や欠陥の量などは同じであると考えられるが、GI からのフッ素の拡散があった場合、状況は異なる。絶縁膜からのフッ素の拡散については第 4 章で詳しく述べる。

また、図 3-5 の考察から(iii) チャネルバルクではなく(ii) GI/チャネル界面への電子注入が原因で  $V_{th}$  シフトが起こったと考えた。フィッティングから求めた  $\beta$ ,  $\tau$  の値を図 3-7 (b), (c)に示す。得られた値はストレス温度 35°C では th-SiO<sub>2</sub> を用いた TFT において  $\beta$ : 0.54,  $\tau$ :  $1.9 \times 10^{-4}$  s であった。この値は J. M. Lee ら<sup>8</sup> や Nomura ら<sup>1</sup> が報告している熱酸化 SiO<sub>2</sub> を用いた TFT での値  $\beta$ : 0.42~0.7,  $\tau$ :  $\sim 2.0 \times 10^{-4}$  s とよく一致している。また、SiN<sub>x</sub>:F を用いた TFT においては  $\beta$ : 0.28,  $\tau$ :  $1.8 \times 10^{-4}$  s であった。図 3-7 (b)から  $\beta$  の値はどちらの TFT も同様の傾斜である。参考文献<sup>1</sup>の wet anneal を行った a-IGZO TFT の結果と同様に温度依存性があまりないことから、電子はトンネルまたはホッピングにより帯電キャリアがトラップされる<sup>3</sup> という機構に基づき  $V_{th}$  シフトが起こると推測される。

図 3-7 (c)から  $\tau$  は SiO<sub>2</sub> を用いた TFT では温度依存性があるが、SiN<sub>x</sub>:F を用いた TFT ではストレス温度が 60°C までの範囲では温度に依存しないことが分かった。SiO<sub>2</sub> を用いた TFT について式 3-2 により求めると  $E_t$  は 0.69 eV であった。この値は J. M. Lee らの報告<sup>8</sup> における  $E_t=0.53$  eV と同様の結果を示している。一方で SiN<sub>x</sub>:F を用いた TFT では温度依存が見られないことから  $E_t$  は非常に小さい値となっていることが予想される。 $E_t$  は電子が輸送される際の平均実効バリア障壁を示している。SiN<sub>x</sub>:F を用いた場合に  $E_t$  が減少することから、SiN<sub>x</sub>:F を GI に用いることで(ii) GI/チャネル界面の界面準位密度が減少したと考えられる。



### 3.5 結言

本章では絶縁膜に  $\text{SiN}_x\text{:F}$  膜を用いた場合の信頼性への影響について議論した。この結果として以下のことが分かった。

- 1) 絶縁膜中の水素含有量が多くなると、信頼性が悪くなるということが分かった。この原因は絶縁膜から水素が拡散して  $\alpha$ -IGZO 中に浅い準位を形成するためと考えられる。
- 2)  $\text{SiN}_x\text{:F}$  と  $\text{SiN}_x\text{:H}$  を用いた TFT では  $V_{\text{th}}$  シフトの原因が異なることが分かった。これは水素ではなくフッ素が絶縁膜中に存在するためと考えられる。
- 3)  $\text{SiO}_2$  上に  $\text{SiN}_x\text{:F}$  薄膜を形成することで界面のみをフッ化した場合にも信頼性が改善されることが分かった。このことから主に信頼性改善には GI/チャネル界面が起因していることが分かった。
- 4)  $\text{SiN}_x\text{:F}$  膜を用いることで界面に存在するフェルミ準位直下に位置する負帯電準位密度が減少し、界面準位密度が減少したことが分かった。

以上より  $\alpha$ -IGZO TFT の信頼性を改善するためには、水素含有量が少なくフッ素を含む  $\text{SiN}_x\text{:F}$  膜を GI に用いることが有用であることが分かった。

## 参考文献

- 1 Kenji Nomura, Toshio Kamiya, Masahiro Hirano, and Hideo Hosono, *Appl. Phys. Lett.* **95** (1), 013502 (2009).
- 2 A. V. Gelatos and J. Kanicki, *Appl. Phys. Lett.* **57** (12), 1197 (1990)
- 3 E. D. Tober, J. Kanicki, and M. S. Crowder, *Appl. Phys. Lett.* **59** (14), 1723 (1991).
- 4 W. B. Jackson, J. M. Marshall, and M. D. Moyer, *Phys. Rev. B* **39** (2), 1164 (1989).
- 5 J. Lee, J.-S. Park, Young Shin Pyo, Dong Bum Lee, Eun Hyun Kim, Denis Stryakhilev, Tae Woong Kim, Dong Un Jin, and Yeon-Gon Mo, *Appl. Phys. Lett.* **95** (12), 123502 (2009).
- 6 Shizuo Fujita, Hideo Toyoshima, and Akio Sasaki, *J. Appl. Phys.* **64** (7), 3481 (1988).
- 7 J. S. Seo, J. H. Jeon, Y. H. Hwang, H. Park, M. Ryu, S. H. Park, and B. S. Bae, *Sci Rep* **3**, 2085 (2013).
- 8 J. M. Lee, I. T. Cho, J. H. Lee, and H. I. Kwon, *Appl. Phys. Lett.* **93** (9) (2008).

## 第4章 フッ素の化学結合状態が *a*-IGZO TFT の信頼性に与える影響

### 4.1 諸言

*a*-IGZO TFT はディスプレイ駆動素子として注目を集めているが、一方で電圧ストレスにより特性が変化するという信頼性の問題が指摘されている。信頼性を確保することはデバイス応用において非常に重要であり、信頼性を改善する機構を解明することが求められている。メカニズムの解明の手法として、3章で述べたように劣化現象の電氣的な挙動から電子のトラップされる準位や場所を特定する方法と、電子トラップを引き起こす原因となる元素を特定する方法が挙げられ、両者を組み合わせることでより詳細に信頼性を確保するためのメカニズムを明らかにすることができる。後者の手法としては、二次イオン質量分析法(SIMS: Secondary ion mass spectrometry)により膜中の含有不純物濃度や膜からの元素拡散挙動を特定する方法<sup>1</sup>や、X線光電子分光法(XPS: X-ray Photoelectron spectroscopy)を用い膜中の元素の結合状態を明らかにする方法<sup>2,3</sup>などが挙げられる。

3章では SiN<sub>x</sub>:F 膜を GI に用いた場合、絶縁膜中に含有されるフッ素により *a*-IGZO TFT の信頼性が改善するということが分かった。しかし、フッ素が *a*-IGZO 中のどの元素にどのような影響を与えているのかが明らかになっていない。今後、酸化物 TFT の高信頼性化を目指す上で、信頼性に関与する元素やフッ素の挙動を明らかにすることは、チャンネルや GI の材料設計において重要である。そこで本章では、フッ素の拡散や結合状態を調べた。

J. S. Seo らは溶液法で作製した InZnO 膜中にフッ素をドーピングした場合、図 4-1 に示すように 1)酸素の代替として導入されることによる自由電子の放出、2)酸素欠陥サイトを埋めることによる、電子トラップサイトの減少、3)OH 基との水素結合による結合安定化の3つの現象に起因して電気特性の改善や信頼性の向上が起こるという報告をした<sup>4</sup>。本実験において、フッ素が *a*-IGZO 中に拡散している場合、同様の原因により信頼性が改善していると予測できる。しかし、フッ素が *a*-IGZO バルク中に拡散していない場合、*a*-IGZO/GI 界面においてのみフッ素が影響していると考えられ、信頼性改善のメカニズムが異なることが考えられる。絶縁膜中にフッ素が含有された場合に *a*-IGZO 中に拡散するかどうか、*a*-IGZO 中のどの元素に影響を与えるのかを明らかにすることは、今後、酸化物半導体の材料設計を行う上で含有元素量比を決定する際の知見となるため重要である。

Occupation of Oxygen vacancies  
Eliminates the electron trap sites

Oxygen substitution by fluorine  
Produces free electrons

Hydrogen bonds with OH groups




図 4-1 酸化物半導体に含有されるフッ素の影響のモデル<sup>4</sup>

## 4.2 ゲート絶縁膜中から *a*-IGZO 中へのフッ素の拡散の有無について

図 4-2 に  $\text{SiO}_2$  膜と  $\text{SiN:F-H}_2\text{O}$  膜上に TFT 作製と同条件で *a*-IGZO 膜を成膜し熱処理(乾燥大気雰囲気 2h 300°C)を行ったサンプルについてそれぞれ SIMS 解析(ULVAC-PHI ADEPT-1010)を行った結果を示す。グラフの横軸はスパッタ時間、縦軸は二次イオン強度を示している。黒で示される  $19\text{F}+28\text{Si}$  のカウントは  $\text{SiO}_2$  膜サンプルについても同様に得られていることから、このプロファイルはノイズである可能性が高いと考えられる。また赤で示される  $19\text{F}_2$  のカウントがほぼ検出されていないことから、どちらの膜についても *a*-IGZO 膜中にフッ素は検出限界以下の含有量であると考えられる。また、界面においてカウント数の明らかな増減は見られず、各層固有のプロファイルを示していることから水素や酸素などの拡散も起こっていないと考えられる。

*a*-IGZO 膜中において青で示される 1.2H のプロファイルが表面に近づくにつれ減少しているが、これは *a*-IGZO 膜の堆積が進むにつれスパッタチャンバー内に残留していた水素が減少したか、または熱処理によって膜表面から脱離したことが原因と考えられる。 $\text{SiO}_2$  膜上に堆積した *a*-IGZO 膜においても、 $\text{SiN:F-H}_2\text{O}$  膜上に堆積した *a*-IGZO 膜においても水素とフッ素について絶縁膜からの拡散が見られないことから、信頼性が  $\text{SiN}_x\text{:F}$  膜を GI に用いた場合に改善する原因は水素やフッ素の *a*-IGZO 膜中への拡散ではないと考えられる。

以上より、*a*-IGZO 膜と絶縁膜( $\text{SiO}_2$  膜と  $\text{SiN:F-H}_2\text{O}$  膜)の間での元素の拡散はみられないということが分かった。このことから  $\text{SiN}_x\text{:F}$  膜を GI に用いた際に信頼性が改善される原因は、絶縁膜の構成元素の違いによる *a*-IGZO 膜中への元素の拡散ではないといえる。




図 4-2 (a) SiO<sub>2</sub> 膜, (b) SiN:F-H<sub>2</sub>O% 膜上に *a*-IGZO を TFT と同条件で堆積、熱処理を行ったサンプルについての SIMS プロファイル。

## 4.3 XPS を用いた *a*-IGZO に対するフッ素の化学結合状態に与える影響の評価

### 4.3.1 XPS を用いた *a*-IGZO 中へのフッ素の拡散の有無の評価

4.2 節で行った SIMS 解析ではバルクへの元素の拡散は見られなかったことから、*a*-IGZO/SiN<sub>x</sub>:F 界面近傍においてフッ素が *a*-IGZO の結合状態に影響を与えていると考えた。まず、XPS (ULVAC-PHI PHI5000 VersaProbe II) を用いて界面近傍でのフッ素の拡散領域を調べた。図 4-2 に XPS 解析に用いたサンプルの構造を示す。TFT 作製時と同条件で絶縁膜上に *a*-IGZO 膜を成膜し 300℃ 2h の乾燥大気雰囲気熱処理を行った。*a*-IGZO 膜表面側から Ar ガスクラスタイオンビームを用いてスパッタを行いながら測定を行う事で深さ方向の元素分布を評価した。結果を図 4-4 に示す。

図 4-4 (A) より Ga 3p ピークは(a)-(d)の範囲に検出されており、一方で Si 2p ピークは(c)以降で検出されていることがわかる。また Si 2p のピークは(c)-(i)の範囲では 102 eV 付近に位置するが(j)では 99 eV に位置することから(j)は Si 基板由来のピークを示していると考えられる。このことから(a), (b)が *a*-IGZO バルク、(c), (d)が *a*-IGZO/SiN<sub>x</sub>:F 界面、(e)-(i)が SiN<sub>x</sub>:F バルク、(j)が Si 基板からのピークであると考えられる。

図 4-4 (B) より F 1s ピークは Si 2p と同様に(c)以降で検出され、(i)までの範囲で検出されている。今回用いた XPS の検出深さは 6 nm 程度であることから、*a*-IGZO 膜と SiN<sub>x</sub>:F 膜を同時に検出する *a*-IGZO/SiN<sub>x</sub>:F 界面領域((c), (d))は 6 nm の深さ範囲に存在すると考えられる。F 1s ピークが *a*-IGZO バルク領域では検出されなかったことから、*a*-IGZO バルクへのフッ素の拡散は見られないということが確認された。また、界面においても Si と同時に検出されていることから F の拡散はないものと考えられる。




図 4-3 XPS 解析に用いたサンプルの構造図。




図 4-4 XPS 測定による(A) Si 2p, Ga 3p (B) F 1s のピーク。(a)-(i)に深さ方向を示す。





#### 4.3.2 XPS を用いた *a*-IGZO 中に含有される元素(In, Ga, Zn, O)の *a*-IGZO/SiN<sub>x</sub>:F 界面における結合状態解析

XPS(ULVAC-PHI PHI5000 *VersaProbe II*)を用いて界面領域と考えられる場所についてさらに詳しく結合状態の解析を行った。ピーク位置の帯電補正は C 1s ピークにより行った。図 4-5 に(a) In 3d, (b) Ga 2p, (c) Zn 2p ピークの測定結果を示す。青線に *a*-IGZO バルク、赤線に *a*-IGZO/SiN<sub>x</sub>:F 界面での結合状態を示す。*a*-IGZO バルク領域では、In 3d<sub>3/2</sub>, Ga 2p<sub>3/2</sub>, Zn 2p<sub>3/2</sub> のピークトップはそれぞれ 444.2 eV, 1117.6 eV, 1021.4 eV に位置し、In-O, Ga-O, Zn-O の結合を示していることがわかる。また、In 3d<sub>5/2</sub>, Ga 2p<sub>1/2</sub>, Zn 2p<sub>1/2</sub> のピークトップはそれぞれ 451.8 eV, 1144.4 eV, 1044.6 eV に位置しピーク間はそれぞれ 7.6 eV, 26.8 eV, 23.2 eV 離れている<sup>5-7</sup>。この結果は過去の報告<sup>8-10</sup>とよく一致している。

*a*-IGZO/SiN<sub>x</sub>:F 界面において Ga 2p はピークシフトが見られず、ピークトップは *a*-IGZO バルクと同じ 1117.6 eV にみられた。一方、In 3d, と Zn 2p では *a*-IGZO/SiN<sub>x</sub>:F 界面において 445.3 eV と 1021.7 eV にピークが見られ *a*-IGZO バルクのピークと比較しそれぞれ高エネルギー側に 1.1 eV と 0.3 eV のピークシフトがおこったことが分かった。この結果から、In と Zn に関しては *a*-IGZO バルクと *a*-IGZO/SiN<sub>x</sub>:F 界面で結合状態が変わっているということが分かった。原料ガスに水素を添加した SiN<sub>x</sub>:F 膜を用いた場合においても同様の結果が得られることから、ピークシフトは水素ではなくフッ素に起因していると考えられる。

図 4-5 (a)に *a*-IGZO/SiN<sub>x</sub>:F 界面における検出ピークに対して、点線でガウシアンによるピークフィットの結果を示す。*a*-IGZO/SiN<sub>x</sub>:F 界面における In 3d のピークは 444.2 eV の In-O、445.3 eV の In-OF、446.4 eV の In-F<sub>x</sub> の 3 種類の結合状態に分離することができる<sup>11</sup>。このことから、*a*-IGZO バルク中では In-O の結合のみが存在しており、界面においては In-O、In-OF、In-F<sub>x</sub> の 3 種類の結合状態が存在し、フッ素とインジウムが結合することでバルクと界面の結合状態が変化しているということがいえる。一方、Zn 2p に関してはピークシフト量が 0.3 eV と In に比べ小さい。もしフッ素との結合が存在しているのであれば Zn-F に関するピークが 0.6-1.5 eV 高い位置に現れるという報告<sup>10</sup>があるが、そのようなピークは見られない。以上のことから *a*-IGZO/SiN<sub>x</sub>:F 界面においてフッ素が結合する主な元素はインジウムであることが推測される。

インジウムは In-O-Metal の結合角の多様性に起因して CBM 直下の裾状準位を形成するという報告がある<sup>12,13</sup>。界面において In-O-Metal の代わりに In-OF や In-F<sub>x</sub> を形成することでコンフォメーションの自由度が減少し CBM 直下の裾状準位や第 3 章で述べたフェルミ準位直下の深い負帯電準位の密度を減少させる効果があり、界面準位密度を減少させ、その結果信頼性が向上したのではないかと考えた。CBM 直下の裾状準位に関しては 4.4 節で詳しく述べる。






図 4-5 XPS による(a) In 3d, (b) Ga 2p, (c) Zn 2p ピークの測定結果。青線に *a*-IGZO バルク、赤線に *a*-IGZO/SiN<sub>x</sub>:F 界面での結合状態を示す。(a)の点線はガウシアンを用いたピークフィッティングの結果を示す。

図 4-6 に XPS により測定した O 1s のピークを示す。*a*-IGZO バルクの結合状態は(a)に、*a*-IGZO/SiN<sub>x</sub>:F 界面の結合状態を(b)に示す。ガウシアンによるピークフィットをそれぞれ図中に点線で示す。*a*-IGZO バルクではピークトップが 530.1 eV に位置し、529.9 eV に位置する M-O 結合(O<sub>M-O</sub>)、531.3 eV に位置する酸素欠陥(O<sub>V0</sub>)の 2 種類<sup>14</sup>のピークに分離することができる。これまでに *a*-IGZO バルクでは OH 基に由来する結合状態が検出されるという報告<sup>15</sup>もあるが、本実験の *a*-IGZO バルクからは OH 基に由来する結合状態は検出できなかった。

一方、*a*-IGZO/SiN<sub>x</sub>:F 界面ではピークは高エネルギー側へ 1.8 eV と大きくシフトし、ピークトップは 531.9 eV に位置している。ガウシアンによるピークフィットを行うと、529.9 eV に位置する M-O 結合(O<sub>M-O</sub>)、531.3 eV に位置する酸素欠陥(O<sub>V0</sub>)のほかに 532 eV, 532.9 eV にピークトップを持つ結合状態にピーク分離をすることができる。532.9 eV に位置するピークは SiN<sub>x</sub>:F 中に存在する Si との結合に由来するピークであると考えられる。532 eV に位置する結合状態としては OH 基または M-OH 結合が挙げられる<sup>5,11,16</sup>。*a*-IGZO バルクから OH 基に由来する結合状態が検出できなかったことから、この結合は M-OH 結合に由来する可能性があると考えられる。




図 4-6 XPS による O 1s ピークの測定結果。(a) *a*-IGZO バルク、(b) *a*-IGZO/SiN<sub>x</sub>:F 界面での結合状態を示す。点線はガウシアンを用いたピークフィッティングの結果を示す。

これまで用いてきたサンプルは TFT と同条件で解析を行うために絶縁膜上に  $\alpha$ -IGZO 膜を成膜した後、300 °C 2h の乾燥大気雰囲気熱処理を行ったものを使用していた。インジウムとフッ素が界面において結合する現象が熱処理によっておこるのかどうかを調べるために、熱処理を行わないサンプルについても同様に XPS(ULVAC-PHI PHI5000 VersaProbe II)を用いて評価した。

図 4-7 に In 3d のピークを示す。点線で図 4-5 に示した熱処理を施したサンプルの In 3d の測定結果を比較として示し、実線で熱処理を施していないサンプルの In 3d の測定結果を示す。前述の測定と同様、青線に  $\alpha$ -IGZO バルク、赤線に  $\alpha$ -IGZO/SiN<sub>x</sub>:F 界面での結合状態を示す。熱処理有のサンプルと同様に、In 3d のピークトップは  $\alpha$ -IGZO バルク領域では 444.2 eV、 $\alpha$ -IGZO/SiN<sub>x</sub>:F 界面で 445.3 eV に位置している。熱処理有のサンプルとまったく同じ位置にピークが検出されることが分かった。このことから、インジウムとフッ素が  $\alpha$ -IGZO/SiN<sub>x</sub>:F 界面において結合する現象は熱処理によるものではないということが分かった。これは、低温で  $\alpha$ -IGZO TFT を作製した場合においても、 $\alpha$ -IGZO/SiN<sub>x</sub>:F 界面でインジウムとフッ素が結合することにより信頼性の改善が可能であることを示唆している。




図 4-7 熱処理を施さずに作製したサンプルについての XPS による In 3d ピークの測定結果。青線に  $\alpha$ -IGZO バルク、赤線に  $\alpha$ -IGZO/SiN<sub>x</sub>:F 界面での結合状態を示す。点線は図 4-5 で示した熱処理を施したサンプルについての測定結果。

次に、低温で作製した *a*-IGZO TFT において信頼性が改善されるかどうか調べた。低温で *a*-IGZO TFT を駆動させるために、*a*-IGZO の成膜条件を成膜ガス流量 Ar 19.8 sccm, O<sub>2</sub> 0.16 sccm, 成膜時の基板温度 150°C, 印加電圧 100 W, 成膜圧力 0.6 Pa とした。*a*-IGZO 成膜条件以外は 2.3 節で述べた構造と同様で、保護膜のない素子を用いた。熱処理として 150°C の乾燥疑似大気雰囲気下(N<sub>2</sub>:O<sub>2</sub>=4:1)で 6 時間の熱処理を行った。本節で作製した SiN<sub>x</sub>:F を用いた TFT の作製行程の最高温度は 150°C とプラスチック基板上にも作製可能である。

図 4-8 に PBS 試験の結果を示す。ストレス条件は V<sub>g</sub>=20 V、室温暗室下で、10000 秒間のストレス時間における *a*-IGZO TFT 特性の変化を示す。SiO<sub>2</sub> を用いた TFT (図 4-8 (a)) ではシフト量が 5.8 V であるのに対し、SiN<sub>x</sub>:F を用いた TFT (図 4-8 (b)) では V<sub>th</sub> シフト量は 3.5 V に留まった。SiN<sub>x</sub>:F を用いた場合、SiO<sub>2</sub> を用いた TFT と比較し信頼性の改善が見られた。このことから、作製行程の最高温度が 150°C と低温で *a*-IGZO TFT を作製した場合においても、*a*-IGZO/SiN<sub>x</sub>:F 界面でインジウムとフッ素が結合することにより信頼性の改善が可能であることを示している。

300°C で作製した TFT と比較すると、V<sub>th</sub> シフト量が大きい結果となった。これは熱処理温度が 150°C と低温であるため、本来 300°C 以上の熱処理で抑制される不安定化学結合手<sup>17</sup>が、*a*-IGZO 中に残存しているためであると考えられる。また、同様の原因により TFT 電気特性の立ち上がりにおいてこぶ状のハンプ特性が表れている。これらの問題については、低温でのレーザー処理や、150°C 程度での高圧水蒸気処理を行う事で改善が可能であると考えられる。




図 4-8 V<sub>g</sub> 定電圧ストレス(V<sub>g</sub>=20 V)による(a)SiO<sub>2</sub>, (b)SiN<sub>x</sub>:F を GI に用いた *a*-IGZO TFT の伝達特性変化。それぞれ 0, 10<sup>3</sup>, 10<sup>4</sup> 秒後に測定した V<sub>d</sub>=5 V における特性。

### 4.3.3 DIANA を用いた $a$ -IGZO/SiN<sub>x</sub>:F 界面におけるフッ素の結合状態解析

4.3.2 では  $a$ -IGZO 中バルクと  $a$ -IGZO/SiN<sub>x</sub>:F 界面における  $a$ -IGZO 中の In の結合状態から、SiN<sub>x</sub>:F 膜上に  $a$ -IGZO を堆積した際に  $a$ -IGZO 中の In と SiN<sub>x</sub>:F 膜中のフッ素が界面において結合していると述べた。フッ素は SiN<sub>x</sub>:F 膜中に含有されており、SiN<sub>x</sub>:F 膜バルク中では主に Si と結合していると考えられる。フッ素が界面において  $a$ -IGZO 膜中の In と結合しているのであれば、SiN<sub>x</sub>:F 膜中のフッ素に関しても SiN<sub>x</sub>:F 膜バルクと  $a$ -IGZO/SiN<sub>x</sub>:F 界面で結合状態の変化が観察されるはずである。そこで SiN<sub>x</sub>:F 膜バルクと  $a$ -IGZO/SiN<sub>x</sub>:F 界面におけるフッ素の結合状態の解析を試みた。

4.3.2 で用いた通常の XPS では界面におけるフッ素の検出ピーク強度が弱く、解析することが困難であった。そこで軟 X 線を用いるため、より表面敏感で検出強度が高い光電子分光装置である二次元光電子分析器(DIANA: Display-type spherical mirror analyzer) を用いて評価を行った。DIANA は Spring-8 のビームライン 25 (BL25SU)に設置されている装置である。検出深さは 1-2 nm、ビーム径は 0.3 mm である。

用いたサンプルは前述の XPS 解析に用いたサンプルと同様に TFT 作製と同条件で絶縁膜上に  $a$ -IGZO を堆積し 300℃ の熱処理を行ったサンプルを用いた。図 4-9 のように 0.02 mol/L の HCl 溶液にサンプルを浸漬させ、サンプルの浸漬時間を場所により徐々に長くすることで、 $a$ -IGZO の膜厚を傾斜型にエッチングし、 $a$ -IGZO/SiN<sub>x</sub>:F 界面を露出させた。




図 4-9 DIANA による解析に用いたサンプル構造図。

図 4-9 に示す  $b$  axis 方向に、測定位置を移動させながら測定を行う事で、 $\text{SiN}_x\text{:F}$  膜バルクと  $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面におけるフッ素の結合状態を評価した。同時に In 3p ピークを測定することで  $b$  axis 方向と界面の位置の関係を定めた(図 4-10)。

$b$  axis が 2 mm 以上では In 3p ピーク強度が一定となっていることから、 $b$  axis が 2 mm 以上の場所を  $a$ -IGZO 膜バルクであるとした。In 3p のピーク強度が徐々に減少していることから  $b$  axis が 0 mm から 2 mm の範囲を  $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面、In 3p のピーク強度がほぼ検出されなくなった場所を  $\text{SiN}_x\text{:F}$  バルクと考えた。

図 4-11 に  $\text{SiN}_x\text{:F}$  バルクに近い  $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面である  $b$  axis=0.1 mm における F 1s のピークを界面から検出されたフッ素の結合状態と考え青線で示した。 $\text{SiN}_x\text{:F}$  バルクである  $b$  axis=0 mm における F 1s のピークを  $\text{SiN}_x\text{:F}$  バルクから検出されたフッ素の結合状態と考え黒線で示した。 $\text{SiN}_x\text{:F}$  バルクにおいて F 1s のピークトップは 687.3 eV に位置している。これは Si-F 結合のピークであると考えられ<sup>18</sup>、 $\text{SiN}_x\text{:F}$  バルクでは予想通りフッ素は Si と結合しているということが分かった。一方、青線で示す  $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面においては F 1s のピークトップは 686.4 eV と 0.9 eV 低エネルギー側にピークシフトが起こっている。

さらに詳細に  $\text{SiN}_x\text{:F}$  バルクと  $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面における F 1s ピークを比較するために F 1s について拡大し重ね合わせた図を図 4-12 に示す。 $\text{SiN}_x\text{:F}$  バルクの F 1s ピークについてガウシアンを用いてフィットした結果を赤点線で示す。 $\text{SiN}_x\text{:F}$  バルクには見られないブロードなピークが、 $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面において低エネルギー側に検出された。このブロードなピークは強度が低すぎるためピーク分離をすることはできなかった。In や Ga、Zn といった  $a$ -IGZO 中のメタルとフッ素の結合エネルギーは 685 eV 付近であると報告されている<sup>3,19</sup>。このことから界面で検出された 686.4 eV にピークトップを持つピークは In や Ga、Zn といった  $a$ -IGZO 中のメタルとフッ素の結合であると考えられる。

以上から、 $\text{SiN}_x\text{:F}$  膜中のフッ素は  $\text{SiN}_x\text{:F}$  膜バルク中では Si と結合し、 $a$ -IGZO/ $\text{SiN}_x\text{:F}$  界面では  $a$ -IGZO 中のメタルと結合しているということが分かった。






図 4-10 b axis 方向に対する In 3p ピーク強度のプロット。0-2 mm が界面状態を示す。




図 4-11 DIANA で測定した  $a$ -IGZO/SiN<sub>x</sub>:F 界面(青線)、SiN<sub>x</sub>:F バルク(黒線)における In 3p と F 1s のピーク ( $E_k=230\sim 190$  eV,  $h\nu=900$  eV)。




図 4-12 DIANA で測定した  $a$ -IGZO/SiN<sub>x</sub>:F 界面(青線)、SiN<sub>x</sub>:F バルク(黒線)における F 1s のピークの拡大図。赤点線は SiN<sub>x</sub>:F バルクにおけるピークに対するガウシアンピークフィッティングの結果を示す。

## 4.4 C-V 法を用いた界面準位密度の評価

これまで XPS 測定により界面でフッ素がインジウムと結合を形成しているということがわかり、In-F を形成することで In-O-Metal に起因する CBM 直下の裾状準位密度を減少させるのではないかと推測した。これを確かめるために本節では SiN<sub>x</sub>:F を GI に用いた時の CBM 直下の裾状準位密度をキャパシタンスボルテージ法(C-V 法)により測定する。SiN<sub>x</sub>:F を GI に用いた構造と SiO<sub>2</sub> を GI に用いた構造の比較を行う事で SiN<sub>x</sub>:F を用いた場合に裾状準位密度が減少しているかどうかを評価した。

C-V 法とは、電荷の捕獲・放出挙動から半導体/GI 界面における界面準位密度( $D_{it}$ )を求める方法である。C-V 法に用いた素子は TFT 作製時に同時に同条件で作製することができる。そのため、C-V 法を用いることにより測定した  $D_{it}$  は TFT のチャネルが形成され電気特性に大きく影響を与える、TFT の半導体/GI 界面における  $D_{it}$  と同様であると考えられる。低周波電圧を掃引した場合は半導体/GI 界面の電荷の捕獲・放出が測定信号に追従できるが高周波では追従できないため、その差異を利用すると  $D_{it}$  を求めることができる<sup>20</sup>。 $D_{it}$  の算出式は(4.1)式のようになる。

$$D_{it} = \frac{C_{ox}}{q^2} \left( \frac{C_{LF}/C_{ox}}{1-C_{LF}/C_{ox}} - \frac{C_{HF}/C_{ox}}{1-C_{HF}/C_{ox}} \right) \quad (4.1)$$

ここで  $C_{ox}$  は絶縁膜容量、 $C_{LF}$  は低周波容量(QS: quasi-static)、 $C_{HF}$  は高周波容量(10 kHz)、 $q$  は素電荷を示している。

C-V 法に用いた素子の構造を図 4-13 に示す。低抵抗 Si 基板を下部電極とし、その上に絶縁膜として SiO<sub>2</sub> または SiN<sub>x</sub>:F を 100 nm 堆積し、*a*-IGZO を RF スパッタリング法により 70 nm 堆積した。上部電極には Mo と Pt をそれぞれ 80 nm と 20 nm の膜厚で積層した。上部電極の直径は 600 μm である。最後に TFT 作製と同様に熱処理を N<sub>2</sub>:O<sub>2</sub>=4:1 の疑似乾燥大気雰囲気下で 300 °C 2h 行った。測定には LCR meter (Agilent 4284A) と quasistatic CV meter (Keithley 595) を用いて行った。測定条件は 10 V から -10 V まで -40 mV ステップの電圧掃引とした。




図 4-13 C-V 法に用いた素子構造の断面図。

図 4-14 に測定結果を示す。青線に QS における測定結果を、赤線に 10 kHz における測定結果を示す。蓄積状態における容量は  $C_{ox}$  の値を示し、絶縁膜の誘電率と膜厚に依存し、 $C_{ox} = \epsilon(S/d)$  であらわされる。 $\epsilon$  は比誘電率、 $S$  は電極面積、 $d$  は絶縁膜の膜厚を示す。この値が  $\text{SiO}_2$  と  $\text{SiN}_x\text{:F}$  を絶縁膜に用いた素子で異なるのは  $\text{SiO}_2$  と  $\text{SiN}_x\text{:F}$  のそれぞれの比誘電率と膜厚がそれぞれ異なるためである。この結果から式 4.1 を用いて、 $D_{it}$  の分布を算出した。結果を図 4-15 に示す。 $\text{SiN}_x\text{:F}$  を絶縁膜に用いた素子は  $\text{SiO}_2$  を絶縁膜に用いた素子と比較して CBM から 0.1-0.3 eV において準位密度が減少していることがわかった。

4.3 節で XPS 測定により界面でフッ素がインジウムと結合を形成しているということがわかり、In-F を形成することで In-O-Metal に起因する CBM 直下の裾状準位密度を減少させるのではないかと推測したが、本節で C-V 法を用いることにより実際に  $\text{SiN}_x\text{:F}$  を GI に用いた際に  $\text{SiO}_2$  を GI に用いた構造と比較して CBM から 0.1-0.3 eV において準位密度が減少していることを確かめることができた。




図 4-14 (a)  $\text{SiO}_2$  (b)  $\text{SiN}_x\text{:F}$  を絶縁膜に用いた素子の C-V 法による測定結果 (青線 : 低周波(QS)、赤線 : 高周波(10 kHz))。




図 4-15 C-V 法により算出した  $\text{SiO}_2$  (黒四角)と  $\text{SiN}_x\text{:F}$  (赤三角)を絶縁膜に用いた素子の界面準位密度の分布。

## 4.5 結言

本章では *a*-IGZO バルクへのフッ素の拡散の有無、また *a*-IGZO バルク、*a*-IGZO/SiN<sub>x</sub>:F 界面、SiN<sub>x</sub>:F 膜中におけるフッ素と In, Ga, Zn の化学結合状態について明らかにした。また、SiN<sub>x</sub>:F 膜を GI に用いた際の *a*-IGZO/SiN<sub>x</sub>:F 界面の化学結合状態と界面準位密度の関係についても考察を行った。この結果から以下のことが分かった。

1) SIMS と XPS の結果から、SiN<sub>x</sub>:F 膜中に含有されるフッ素は *a*-IGZO バルク中に拡散していないことが分かった。このことから SiN<sub>x</sub>:F 膜を GI に用いた際の信頼性改善には、*a*-IGZO/SiN<sub>x</sub>:F 界面が関与していると考えられる。

2) *a*-IGZO/SiN<sub>x</sub>:F 界面と *a*-IGZO バルク、*a*-IGZO/SiN<sub>x</sub>:F 界面と SiN<sub>x</sub>:F バルクの化学結合状態を比較することで、*a*-IGZO/SiN<sub>x</sub>:F 界面において In-OF や In-F<sub>x</sub> といった安定な結合が存在することが分かった。

3) XPS の結果から、熱処理を施していないサンプルにおいても熱処理を施したサンプルと同様に *a*-IGZO/SiN<sub>x</sub>:F 界面において In-OF や In-F<sub>x</sub> 結合が存在することが分かった。このことから、低温で *a*-IGZO TFT を作製した場合においても、*a*-IGZO/SiN<sub>x</sub>:F 界面でインジウムとフッ素が結合することにより信頼性の改善が可能であることを示唆している。実際に作製行程の最高温度が 150℃ と低温で *a*-IGZO TFT を作製した場合においても、SiO<sub>2</sub> を GI に用いた TFT と比較し SiN<sub>x</sub>:F を GI に用いた TFT では信頼性の改善が見られた。

4) C-V 測定により SiN<sub>x</sub>:F を GI に用いた際に SiO<sub>2</sub> を GI に用いた構造と比較して CBM から 0.1-0.3 eV において準位密度が減少していることが分かった。

以上より SiN<sub>x</sub>:F 膜を GI に用いた際には *a*-IGZO/SiN<sub>x</sub>:F 界面においてフッ素が In と結合し、In-OF や In-F<sub>x</sub> といった安定な結合を形成することで、In-O-Metal の結合角の多様性に起因する CBM 直下の裾状準位密度が減少し、界面準位密度が減少したと考えられる。さらにこの現象は熱処理を施さなくても起きることから、次世代ディスプレイの基板材料であるプラスチックを用いた場合においても信頼性改善の手法として用いることができる。

3 章では SiN<sub>x</sub>:F 膜を GI に用いた場合、フェルミ準位直下の負帯電準位密度や界面準位密度が減少することにより信頼性が改善すると述べた。フェルミ準位直下の負帯電準位密度が減少する原因はまだ明らかにできていない。しかし、信頼性の改善には *a*-IGZO/SiN<sub>x</sub>:F 界面においてインジウムとフッ素が結合することが重要な役割を果たしていると考えられる。

この知見は *a*-IGZO TFT だけでなく酸化物半導体と絶縁膜界面の改質全般に応用することができる。

## 参考文献

- 1 C. Kwun-Bum, A. Byung Du, P. Jin-seong, and P. Joseph, *J. Kor. Phys.* **59** (6), 3376 (2011).
- 2 J. Raja, K. Jang, N. Balaji, W. Choi, T. T. Trinh, and J. Yi, *Appl. Phys. Lett.* **102** (8) (2013).
- 3 J.-H. Jeon, Y. H. Hwang, and B.-S. Bae, *Electrochem. Solid-State Lett.* **15** (4), H123 (2012).
- 4 J. S. Seo, J. H. Jeon, Y. H. Hwang, H. Park, M. Ryu, S. H. Park, and B. S. Bae, *Sci Rep* **3**, 2085 (2013).
- 5 M. Ikagawa, I. Tohno, T. Shinmura, S. Takagi, Y. Kataoka, and M. Fujihira, *Jpn. J. Appl. Phys.* **47** (12), 8935 (2008).
- 6 A. Vakulka, J. Kovac, G. Tavcar, and T. Skapin, *Acta Chim Slov* **60** (3), 521 (2013).
- 7 M. Chen, X. Wang, Y. H. Yu, Z. L. Pei, X. D. Bai, C. Sun, R. F. Huang, and L. S. Wen, *Appl. Surf. Sci.* **158** (1-2), 134 (2000).
- 8 J. C. C. Fan and J. B. Goodenough, *J. Appl. Phys.* **48** (8), 3524 (1977).
- 9 H. D. Xiao, H. L. Ma, C. S. Xue, H. Z. Zhuang, J. Ma, F. J. Zong, and X. H. Zhang, *Mater. Chem. Phys.* **101** (1), 99 (2007).
- 10 L. P. Dai, G. J. Zhang, S. Y. Wang, Z. Q. Zhong, and G. Wang, *Appl. Surf. Sci.* **258** (19), 7755 (2012).
- 11 T. Mori, K. Kajihara, K. Kanamura, Y. Toda, H. Hiramatsu, and H. Hosono, *J. Am. Chem. Soc.* **135** (35), 13080 (2013).
- 12 H.-H. Hsieh, T. Kamiya, K. Nomura, H. Hosono, and C.-C. Wu, *Appl. Phys. Lett.* **92** (13), 133503 (2008).
- 13 K. Nomura, T. Kamiya, H. Ohta, T. Uruga, M. Hirano, and H. Hosono, *Phys. Rev. B* **75** (3) (2007).

- 14 P. K. Nayak, M. N. Hedhili, D. K. Cha, and H. N. Alshareef, *Appl. Phys. Lett.* **100** (20) (2012).
- 15 K. K. Banger, Y. Yamashita, K. Mori, R. L. Peterson, T. Leedham, J. Rickard, and H. Sirringhaus, *Nat Mater* **10** (1), 45 (2011).
- 16 N. Madaan, A. Diwan, and M. R. Linford, *Surf. Interface Anal.* **47** (1), 56 (2015).
- 17 K. Nomura, T. Kamiya, M. Hirano, and H. Hosono, *Appl. Phys. Lett.* **95** (1), 013502 (2009).
- 18 M. Mitsuya, *Appl. Phys. Lett.* **70** (8), 961 (1997).
- 19 Y. Kawamoto, K. Ogura, M. Shojiya, M. Takahashi, and K. Kadono, *J. Fluorine Chem.* **96** (2), 135 (1999).
- 20 C. N. Berglund, *IEEE Trans. Electron Dev.* **ED-13** (10), 701 (1966).



## 第 5 章 $\text{SiN}_x\text{:F}$ 膜が $a\text{-IGZO}$ TFT に与える熱的、電氣的影響

### 5.1 諸言

これまでの章では 3 章でゲート絶縁膜に  $\text{SiN}_x\text{:F}$  を用いることで  $a\text{-IGZO}$  TFT の信頼性が改善されること、4 章でその信頼性改善機構について明らかにした。ゲート絶縁膜に  $\text{SiN}_x\text{:F}$  を用いることで  $a\text{-IGZO}$  TFT の信頼性が改善されたことから、今後、 $\text{SiN}_x\text{:F}$  膜を実際に  $a\text{-IGZO}$  TFT を用いた次世代ディスプレイに応用することを考えなければならない。

フレキシブルな次世代ディスプレイへの応用を考える場合、基板に用いられるのは現在使用されている Si 基板ではなく、プラスチック基板である。Si の熱伝導率が  $150 \text{ W}/(\text{m}\cdot\text{K})$  であるのに対し、プラスチック基板の熱伝導率が  $0.1\sim 0.5 \text{ W}/(\text{m}\cdot\text{K})$  であり熱伝導率が低い。そのため TFT 駆動時に self-heating<sup>1</sup> や Joule heating<sup>2</sup> が起こった場合、蓄熱により劣化につながる可能性がある。そのため、発熱による劣化が起こらない素子設計を提案することは、信頼性を向上するために重要である。

本章では、 $\text{SiN}_x\text{:F}$  膜を  $a\text{-IGZO}$  TFT の GI として用いた際の発熱温度を調査する。また、素子構造と TFT 電気特性の関係としてチャンネル幅( $W$ )やチャンネル長( $L$ )、 $a\text{-IGZO}$  チャンネルの幅などの TFT サイズに依存した TFT 特性について  $\text{SiO}_2$  膜を用いた際と比較し検討を行う。

## 5.2 $\alpha$ -IGZO TFT の駆動時の発熱温度における $\text{SiN}_x\text{:F}$ GI の影響

### 5.2.1 発熱解析装置

TFT 駆動時の発熱温度を調査するために、発熱解析装置(Infra Scope II, Quantum Focus Instruments Inc.)を用いて測定を行った。装置の外観を図 5-1 に示す。半導体パラメータアナライザ(Agilent B1500A)を用いて TFT に電圧や電流を印加しながら、その発熱温度の分布を解析した。発熱温度のイメージングにはインジウムアンチモン(InSb)を用いた 256×256 pixel の電荷結合素子(CCD: charge-coupled device)の赤外放射光受光装置を用いた。空間分解能は 3  $\mu\text{m}$  程度、温度分解能は 0.1 K、測定波長帯は 0.9~5.6  $\mu\text{m}$ 、最高測定温度は 250°C である。サンプルは 50°C に保温したステージ上において測定を行った。電圧や電流をかける前に材料のみの放射率を測定しリファレンスとし、その後電圧・電流をかけた際に放射される赤外線を受光することで、試料の絶対温度を算出する。




図 5-1 発熱解析装置(Infra Scope II, Quantum Focus Instruments Inc.)の外観。

### 5.2.1 $a$ -IGZO TFT の駆動時の発熱温度における $\text{SiN}_x\text{:F}$ GI の影響

測定したサンプルはボトムゲート型の構造の  $a$ -IGZO TFT で GI には  $\text{SiN}_x\text{:F}$  膜と比較として熱酸化  $\text{SiO}_2$  膜を使用した。発熱現象を明確に観察するために感光性 polysilsesquioxane の保護膜を有する素子を用いた。TFT の  $w$  と  $L$  はそれぞれ  $90\ \mu\text{m}$ 、 $10\ \mu\text{m}$  である。TFT の上面図と構造図を図 5-2 に示す。




図 5-2 用いた  $a$ -IGZO TFT の(a)上面図と(b)構造図。

図 5-3 の(a)-(c)に  $\text{SiO}_2$ 、(b)-(f)に  $\text{SiN}_x\text{:F}$  を GI に用いた  $a$ -IGZO TFT の発熱温度分布を示す。それぞれかけた電圧、電流は表 5-1 に示す。発熱量は電力に比例し、発熱に寄与する電流が S/D 間の電流のみであると仮定すると  $P = V_d \times I_d$  で表されるため、各条件の電力は(a) 30mW (b) 75 mW (c) 88 mW (d) 26 mW (e) 82 mW (f) 90 mW となる。どちらの GI を用いた TFT でも電力が大きくなると発熱温度が高くなる傾向にある。図 5-2 (a)中の白点線で示した、最高発熱温度が観測される位置におけるチャンネル幅方向の温度分布を図 5-4 に示す。また、同じ場所におけるチャンネルの平均発熱温度と最高発熱温度を表 5-1 に示す。

$\text{SiO}_2$  を GI に用いた場合は電力が 30 mW と低い場合でもチャンネル幅方向全体に発熱がみられた。一方、 $\text{SiN}_x\text{:F}$  を GI に用いた TFT では電力が 26 mW と低い場合、局所的にしか発熱が見られず、平均温度は  $51.0\ \text{C}$  最高温度は  $52.7\ \text{C}$  であった。同程度の電力で比較すると  $\text{SiN}_x\text{:F}$  を GI に用いた TFT の発熱温度の方が低いという結果になった。これは、一般に  $\text{SiN}_x$  のほうが  $\text{SiO}_2$  と比較し、熱伝導率が高いためであると考えられる。

また、発熱が端で局所的に高くなるという現象がどちらの TFT にもみられる(図 5-4)。これは TFT のドレイン電極両端において電界集中が起こりやすいためと考えられる。 $a$ -IGZO は電極/ $a$ -IGZO/電極(MIM: Metal insulator metal)構造で ReRAM (resistive random access memory)としても応用されており、駆動の際にコンダクティブフィラメントとして局所的な発熱がみられるという報告<sup>3</sup>がある。同様に TFT においてもドレイン電極両端における電界集中領域でコンダクティブフィラメントが形成されてい

ると考えられる。特に  $\text{SiN}_x\text{:F}$  を GI に用いた TFT では低い電力においても局所的な発熱がみられた。一方で、 $\text{SiO}_2$  を GI に用いた場合は  $V_d$  が 90 V 近い高い電圧をかけた時のみ局所発熱がみられるということが分かった。このような局所発熱はドレイン電極両端における電界集中領域がチャンネルとなっているためであり、電極幅を  $a$ -IGZO 幅よりも大きい設計にすることで抑制可能と考えられる。

$\text{SiN}_x\text{:F}$  を GI に用いた TFT は  $\text{SiO}_2$  を GI に用いた場合に比べ発熱温度が低いことから、プラスチック基板上など熱伝導率が低い材料に応用する際においても TFT 駆動時の蓄熱による劣化が起こりにくいと考えられる。




図 5-3 (a)-(c)  $\text{SiO}_2$ 、(b)-(f)  $\text{SiN}_x\text{:F}$  を GI に用いた  $a$ -IGZO TFT の発熱温度分布。それぞれかけた電圧、電流は表 5-1 と図中に示す。




図 5-4 (a) SiO<sub>2</sub>、(b) SiN<sub>x</sub>:F を GI に用いた *a*-IGZO の TFT チャンネル幅方向の発熱温度分布。

表 5-1 図 5-3 の各サンプルにおける印加電圧、電流値、電力、発熱温度。

Fig. No. (GI)	$I_d$ (mA)	$V_d$ (V)	$V_g$ (V)	Power (mW)	Ave. Temp. (°C)	Max. Temp. (°C)
図 5-3 (a) (SiO <sub>2</sub> )	0.4	76	26	30	52.1	53.5
図 5-3 (b) (SiO <sub>2</sub> )	1.5	50	40	75	54.4	55.6
図 5-3 (c) (SiO <sub>2</sub> )	1.0	88	38	88	55.9	60.0
図 5-3 (d) (SiN <sub>x</sub> :F)	0.4	64	22	26	51.0	52.7
図 5-3 (e) (SiN <sub>x</sub> :F)	1.0	82	32	82	53.0	60.0
図 5-3 (f) (SiN <sub>x</sub> :F)	1.8	50	30	90	55.0	59.3



### 5.3 TFT 特性のチャネル幅依存性に対する $\text{SiN}_x\text{:F}$ GI の影響

5.2 節で、電極幅と  $a$ -IGZO 幅の関係について局所発熱を抑制するためには電極幅のほうが広い設計にすることが重要であることを述べた。一方でこのような局所発熱が起こるのは、通常の TFT 駆動に使われる電圧電流条件と比較し非常に電圧電流が大きい条件のみである。そこで、通常の TFT 駆動に使われる電圧電流条件において電極幅と  $a$ -IGZO 幅の関係と電気特性の関係について調べた。

電極パターンは異なるが、サンプル構造は発熱解析に用いたものと同様で、感光性 polysilsesquioxane の保護膜を有するサンプルを用いた。素子の光学顕微鏡写真を図 5-5 (a) に示す。電極幅が  $a$ -IGZO 幅より大きい場合は (b) に示す形状であり、 $W$  は緑線で囲った  $a$ -IGZO 領域の幅によって規定される。また、電極幅が  $a$ -IGZO 幅より小さい場合は (c) にしめす形状であり、 $W$  は電極幅によって規定される。本章では、電極幅が  $a$ -IGZO 幅より小さい場合に、はみ出した  $a$ -IGZO 領域の幅の合計をはみ出し幅と呼ぶ。 $L$  はどちらの場合においても S-D 電極間の距離によって規定される。




図 5-5 (a) サンプルの光学顕微鏡写真。(b) 電極幅が  $a$ -IGZO 幅より大きい場合。(c) 電極幅が  $a$ -IGZO 幅より小さい場合。(b) (c) の図中に緑線で  $a$ -IGZO 領域を示す。

まず、図 5-5 (a) と (b) で示す電極幅が  $a$ -IGZO 幅より大きい場合において電気特性の ON 電流の  $W$  依存性を調べた。ON 電流は  $V_d=0.1$  V,  $V_g=20$  V における  $I_d$  の値とした。 $L$  はすべて  $100$   $\mu\text{m}$  の素子を用いた。 $I_d$  は (2.1) 式に示されるように  $W$  に対して線形に変化するはずである。測定した結果を図 5-6 に示す。 $\text{SiN}_x\text{:F}$  を GI に用いた TFT を黒三角、 $\text{SiO}_2$  を GI に用いた TFT について赤四角で示す。それぞれ破線は近似直線である。それぞれ傾きは  $8.1 \times 10^{-9}$ 、 $5.4 \times 10^{-9}$  でどちらも ON 電流が  $W$  に対して比例して増加していることが分かった。 $\text{SiN}_x\text{:F}$  を GI に用いた TFT の傾き方が大きいのは、2 章で述べたように  $\text{SiN}_x\text{:F}$  を GI に用いることで移動度が上がるためと考えられる。




図 5-6 電極幅が *a*-IGZO 幅より大きい場合における ON 電流の *W* 依存性。(V<sub>d</sub>=0.1 V, V<sub>g</sub>=20 V, L=100 μm) 横軸は *a*-IGZO 幅で規定された *W*、破線は近似直線。

次に図 5-5 (c)に示す形状をした、電極幅が *a*-IGZO 幅より小さい場合について検討した。前述の ON 電流の *W* 依存性を調べた際のサンプルと同様に L=100 μm の素子を用いた。本検討では、すべて W=50 μm の素子を用い、はみ出し幅に対する ON 電流の依存性を調べた。はみ出し幅が 0 μm から 60 μm の素子について検討した(図 5-7)。W はすべて 50 μm と一定であるため、ON 電流の依存性はないと予想した。




図 5-7 はみ出し幅が 0 μm から 60 μm の素子(W=50 μm, L=100 μm)の光学顕微鏡写真。数値ははみ出し幅を示す。




図 5-8 はみ出し幅が 0  $\mu\text{m}$  から 60  $\mu\text{m}$  の素子についてはみ出し幅に対する ON 電流の依存性。 ( $V_d=0.1\text{ V}$ ,  $V_g=20\text{ V}$ ,  $W=50\text{ }\mu\text{m}$ ,  $L=100\text{ }\mu\text{m}$ ) 横軸は  $a$ -IGZO 幅。破線は近似直線。

結果を図 5-8 に示す。横軸は  $a$ -IGZO 幅を示している。SiN<sub>x</sub>:F を GI に用いた TFT を黒三角、SiO<sub>2</sub> を GI に用いた TFT について赤四角で示す。それぞれ破線は近似直線である。どちらのサンプルもはみ出し幅が増えると電流が比例して増加することが分かった。それぞれ傾きは  $7.8 \times 10^{-9}$ 、 $4.7 \times 10^{-9}$  であり、 $W$  に依存した電流の傾きと比較するとそれぞれ 5%、14% 傾きが減少していることが分かった。

図 5-9 (a) に示すように電極幅が  $a$ -IGZO 幅より大きい場合、 $a$ -IGZO 全体がチャネルとなり  $W$  に依存して電流が増加する。一方、電極幅が  $a$ -IGZO 幅より小さい場合、 $W$  は電極幅によって規定されるため赤矢印で示す通常の電流は電極間を最短距離で流れる。さらに通常の電流に加え黄色矢印で示す広がった電流があるため、 $W$  が一定の時も  $a$ -IGZO 幅が広がると、 $a$ -IGZO 幅に比例して電流が増加したと考えた。 $a$ -IGZO 幅に依存した広がった電流の傾きの減少率が異なる理由の一つに、GI/チャネル界面の抵抗値が下がったことが考えられるが、さらなる検討が必要である。

以上より、 $W$  が 50  $\mu\text{m}$  と一定ではみ出し幅が広がると、ON 電流の依存性があり、 $a$ -IGZO 幅に比例して電流が増加した。また、SiN<sub>x</sub>:F を GI に用いた TFT のほうが電極間最短距離で流れる電流と広がった電流との広がり方の差異が少ないことが分かった。






図 5-9 (a) 電極幅が *a*-IGZO 幅より大きい場合と (b) 小さい場合における電流の流れ方のモデル。

$L=10\ \mu\text{m}$  について、同様に  $W$  が  $50\ \mu\text{m}$  と一定ではみ出し幅が広がった際の、ON 電流の依存性を調べた。結果を図 5-10 に示す。*a*-IGZO 幅が  $77\ \mu\text{m}$  を超えると傾きが減少することが分かった。それぞれ傾きは  $\text{SiN}_x:\text{F}$  を GI に用いた TFT では  $5.0 \times 10^{-8}$  から  $1.5 \times 10^{-8}$ 、 $\text{SiO}_2$  を GI に用いた TFT において  $2.9 \times 10^{-8}$  から  $7.1 \times 10^{-9}$  に減少した。*a*-IGZO 幅が  $77\ \mu\text{m}$  つまり、はみ出し幅が  $27\ \mu\text{m}$  において電流の広がりが飽和し始めていると考えられる。




図 5-10 はみ出し幅が  $0\ \mu\text{m}$  から  $60\ \mu\text{m}$  の素子についてはみ出し幅に対する ON 電流の依存性。 ( $V_d=0.1\ \text{V}$ ,  $V_g=20\ \text{V}$ ,  $W=50\ \mu\text{m}$ ,  $L=10\ \mu\text{m}$ ) 横軸は *a*-IGZO 幅。破線は近似直線。

## 5.4 デバイスシミュレーションソフトウェアを用いた電流分布の解析

5.3節では  $a$ -IGZO TFT の  $L$  長が変わることで、 $a$ -IGZO はみ出し幅に対する ON 電流の依存性が異なることが分かった。はみ出し領域において電極間最短距離で流れる電流に加え、広がった電流が流れていると予想した。実際にどのように電流が流れているのかを調べるためにデバイスシミュレーションソフトウェア ATLAS(Silvaco, Inc)を用いて電流分布の解析を行った。

計算は図 5-11 に示す  $W=50\ \mu\text{m}$ ,  $L=100\ \mu\text{m}$  と  $W=50\ \mu\text{m}$ ,  $L=10\ \mu\text{m}$  の 2 種類の 3D 構造 TFT で行った。この構造でははみ出し幅が  $60\ \mu\text{m}$  の場合を想定しており、5.3 節で用いた  $a$ -IGZO はみ出し幅が  $60\ \mu\text{m}$  の素子と同構造をしている。表 5-1 にシミュレーションに用いた材料物性値と捕獲準位設定値を示す。




図 5-11 デバイスシミュレーションに用いた  $a$ -IGZO TFT 構造図。(a)  $W=50\ \mu\text{m}$ ,  $L=100\ \mu\text{m}$ 、(b)  $W=50\ \mu\text{m}$ ,  $L=10\ \mu\text{m}$ 。

表 5-1 シミュレーションに用いた材料物性値および捕獲準位設定値

<b>Symbol</b>	<b>Value</b>	<b>Unit</b>	<b>Description</b>
$N_C$	$4.8 \times 10^{18}$	$\text{cm}^{-3}$	Effective Conduction band DOS
$N_V$	$4.9 \times 10^{18}$	$\text{cm}^{-3}$	Effective Valence band DOS
$N_{GA}$	$2.1 \times 10^{16}$	$\text{cm}^{-3} \text{eV}^{-1}$	Peak of gaussian state acceptor type trap density
$N_{GD}$	$1 \times 10^{16}$	$\text{cm}^{-3} \text{eV}^{-1}$	Peak of gaussian state donor type trap density
$N_{TA}$	$1.55 \times 10^{19}$	$\text{cm}^{-3} \text{eV}^{-1}$	Density of tail state at $E_c$
$N_{TD}$	$7 \times 10^{19}$	$\text{cm}^{-3} \text{eV}^{-1}$	Density of tail state at $E_v$
$W_{TA}$	0.01	eV	Half bandwidth of gaussian state donor type trap density
$W_{GD}$	0.4	eV	Half bandwidth of gaussian state acceptor type trap density
$E_{GD}$	2.8	eV	Energy of $N_{GD}$
$E_g$	3	eV	Band gap at the 300 K
$\Phi$	4.17		Electronic affinity
$\epsilon$	12		Permittivity
$\mu_n$	8	$\text{cm}^2/\text{Vs}$	Band mobility (Electron)
$\mu_p$	0.01	$\text{cm}^2/\text{Vs}$	Band mobility (Hole)




図 5-12 (a)  $W/L=50/100 \mu\text{m}$ 、(b)  $W/L=50/10 \mu\text{m}$  の  $a$ -IGZO TFT に  $V_d=5 \text{ V}$ 、 $V_g=10 \text{ V}$  の電圧をかけた際の GI/チャンネル界面における上面から見た総電流密度分布。(a)、(b)中の白破線における電流密度。(a)  $W/L=50/100 \mu\text{m}$  の場合を黒線、(b)  $W/L=50/10 \mu\text{m}$  の場合について赤線で示す。

図 5-12 に図 5-11 の TFT 構造に対して  $V_d=5$  V,  $V_g=10$  V の電圧をかけた際の GI/チャンネル界面における上面から見た総電流密度分布を示す。5.2 節においてドレイン電極の両端が電界集中領域であることを述べたが、実際シミュレーションの結果においてもドレイン電極の両端に電流が集中していることが分かった。

$W/L=50/100$   $\mu\text{m}$ (図 5-12 (a))の構造では、電流の広がりがはみ出し幅全体に広がっている。一方で、 $W/L=50/10$   $\mu\text{m}$ (図 5-12 (b))の構造では、電極幅よりも外側で急峻に電流が減少しているということが分かった。図 5-12 (a), (b)中の白破線における総電流密度の幅方向分布を図 5-12 (c)に示す。 $W/L=50/10$   $\mu\text{m}$  の素子において電極幅領域で流れる電流は  $3500$   $\text{A}/\text{cm}^2$  であるのに対し、5.3 節で電流値増加の飽和が見られた、はみ出し幅  $27$   $\mu\text{m}$  において流れる電流は  $265$   $\text{A}/\text{cm}^2$  であり電流値の大幅な減少がみられることが分かった。シミュレーション上では実際に広がり電流が流れなくなるのは、はみ出し幅が  $60$   $\mu\text{m}$  を超えた領域であることが分かった。

*a*-IGZO TFT の素子設計を行う場合、*a*-IGZO のパターン領域幅が電極パターンの幅よりも大きい場合、予想通り、電極間最短距離だけでなく広がった電流が流れることが分かった。この素子設計の場合、TFT の  $W$  は電極幅によって規定され、実際に電流が流れている幅よりも小さい値であるため、見かけ上、高移動度が算出されてしまう。*a*-IGZO TFT の素子設計を行う場合にはこのような現象も考慮しなければならない。

## 5.5 結言

本章では発熱による劣化が起こらない素子設計の提案を目指して、 $\text{SiN}_x\text{:F}$  膜が  $a\text{-IGZO}$  TFT に与える熱的影響として TFT 駆動時の発熱温度、電氣的影響として、ON 電流の  $W$  依存性とチャンネルはみ出し幅依存性について検討を行った。この結果から以下のことが分かった。

1) TFT 駆動時の発熱温度の解析から、 $\text{SiN}_x\text{:F}$  を GI に用いた TFT では同程度の電力を加えた際に  $\text{SiO}_2$  を GI に用いた場合と比べ、発熱温度が低いということが分かった。このことからプラスチック基板上など熱伝導率が低い材料に応用する際においても  $\text{SiN}_x\text{:F}$  を用いた TFT では駆動時の蓄熱による劣化が起こりにくいため、より信頼性が高くなると考えられる。

2) ON 電流について、どちらの TFT においても  $W$  に比例して増加することが分かった。さらに、電極幅よりも  $a\text{-IGZO}$  幅が大きい場合、そのはみ出し幅に比例して電流が増加するということが分かった。このことから、電流は電極間を最短距離で流れるだけでなく、広がって回り込む電流も存在するということが分かった。 $\text{SiN}_x\text{:F}$  を GI に用いた TFT のほうが、はみ出し幅領域に電流が流れやすい理由の一つに、GI/チャンネル界面の抵抗が下がっていることが考えられるが、さらなる検討が必要である。

3) TFT の  $L$  が  $10\ \mu\text{m}$  と  $100\ \mu\text{m}$  の素子について、デバイスシミュレーションを用いて電流の広がり方の考察を行った。 $L$  が  $10\ \mu\text{m}$  の時ははみ出し幅が  $60\ \mu\text{m}$  程度で広がり電流がなくなるが、 $L$  が  $100\ \mu\text{m}$  の時ははみ出し幅  $60\ \mu\text{m}$  全体に電流が広がっていることが分かった。

以上より、 $\text{SiN}_x\text{:F}$  を  $a\text{-IGZO}$  TFT の GI に用いることでプラスチック基板上など熱伝導率が低い材料に応用する際においても TFT 駆動時の蓄熱による劣化が起こりにくく、信頼性が高くなると考えられる。さらに、電極幅よりも  $a\text{-IGZO}$  幅を小さく TFT 構造を設計することでドレイン両端に存在する電界集中領域における局所発熱による劣化を低減可能であることが分かった。電極幅よりも  $a\text{-IGZO}$  幅の小さい TFT 構造で GI に  $\text{SiN}_x\text{:F}$  を用いた場合さらに信頼性を向上することができると考えられる。

## 参考文献

- 1 M. Fujii, H. Yano, T. Hatayama, Y. Uraoka, T. Fuyuki, J. S. Jung, and J. Y. Kwon, *Jpn. J. Appl. Phys.* **47** (8), 6236 (2008).
- 2 S. Urakawa, S. Tomai, Y. Ueoka, H. Yamazaki, M. Kasami, K. Yano, D. Wang, M. Furuta, M. Horita, Y. Ishikawa, and Y. Uraoka, *Appl. Phys. Lett.* **102** (5), 053506 (2013).
- 3 K. Kado, M. Uenuma, K. Sharma, H. Yamazaki, S. Urakawa, Y. Ishikawa, and Y. Uraoka, *Appl. Phys. Lett.* **105** (12), 123506 (2014).

## 第6章 総括と展望

### 6.1 本研究の総括

本研究では、透明、フレキシブルといった機能を持った次世代ディスプレイの実用化に向けて、酸化物半導体である *a*-IGZO を用いた TFT の信頼性改善手法の提案と機構の解明を目的に検討を行ってきた。特に GI に含有された水素やフッ素の影響について着目し、解析を行った。

まず、2章では信頼性が悪くなる原因の一つとして挙げられている絶縁膜中の水素を、原料ガスに SiF<sub>4</sub> と N<sub>2</sub> を用いることで減少させた SiN<sub>x</sub>:F 膜を提案した。SiN<sub>x</sub>:F 膜作製時のガス流量比や水素ガス含有量を調節することで GI 中に含有される水素量とフッ素量を制御できることが分かった。また、SiF<sub>4</sub> と N<sub>2</sub> を用いた場合、膜中水素量を SiN<sub>x</sub>:H 膜の 1/10 以下に抑制できることが分かった。

GI に SiN<sub>x</sub>:F を用いた場合の TFT 電気特性は熱酸化法により作製した SiO<sub>2</sub> を用いた場合と比較して、移動度、*S* 値、ON 電流、V<sub>th</sub> について特性が向上することが分かった。*S* 値の改善や ON 電流の増加はバンドギャップ内に存在する CBM 直下の裾状準位密度の減少に起因して生じると考えられる。このことから、界面をフッ化する、又は GI に SiN<sub>x</sub>:F 膜を用いることで CBM 直下の裾状準位密度が減少している可能性が示唆された。4.4 節において C-V 測定の結果、SiO<sub>2</sub> を GI に用いた場合と比べ、実際に CBM から 0.1-0.3 eV の範囲で準位密度が減少していることが確かめられた。

次にガス流量比や水素ガス含有量を調節することで GI 中に含有される水素量とフッ素量を制御し、GI 中に含まれる水素とフッ素が信頼性に与える影響を検討した。PBS 試験において GI 中に含まれる水素含有量が増加するに従い V<sub>th</sub> シフト量が増加し、信頼性が悪くなるということが分かった。これは GI 中の水素が浅い電荷トラップ準位を形成することで、信頼性の劣化を引き起こしたと考えられる。これまでに指摘されてきたように、信頼性向上のためには GI 中の水素含有量を減少させる必要があることが分かった。一方で、水素含有量が非常に少ない SiO<sub>2</sub> と、SiN<sub>x</sub>:F を GI に用い信頼性を比較した場合においても 55℃ の PBTS 試験では SiN<sub>x</sub>:F を GI に用いた *a*-IGZO TFT の方が V<sub>th</sub> シフト量が少ないということが分かった。SiN<sub>x</sub>:F を用いた TFT で温度による劣化の加速が少なく信頼性が改善した理由は、SiN<sub>x</sub>:F 膜中に含まれるフッ素の影響であると考えられる。

さらに、PBCS 試験において伝達特性は時間とともに平行に V<sub>th</sub> シフトしているが、*S* 値の劣化や ON 電流の増減は見られない。このことから、欠陥の生成による浅い準位の形成ではなく、負に帯電したフェルミ準位直下の準位によって V<sub>th</sub> シフトが起こったと考えられる。また、時間に対する V<sub>th</sub> シフト量は拡張指数関数の式に一致



して増加していること、界面のみをフッ化した  $\text{SiN}_x\text{:F}/\text{SiO}_2$  を GI に用いた場合でも信頼性の改善が見られたこと等から、GI/チャンネル界面への電子注入が原因で  $V_{\text{th}}$  シフトが起こったと考えられる。PBCS において、拡張指数関数によるフィッティングから電子が輸送される際の平均実効バリア障壁である  $E_r$  を求めた。 $\text{SiN}_x\text{:F}$  を用いた場合に  $\text{SiO}_2$  を用いた場合と比較して  $E_r$  が減少することから、 $\text{SiN}_x\text{:F}$  を GI に用いることで GI/チャンネルの浅い界面準位密度が減少したと考えられる。以上のことから  $\text{SiN}_x\text{:F}$  膜を用いることで界面に存在するフェルミ準位直下に位置する負帯電準位密度が減少し、さらに界面準位密度の少ない状態になっており、そのため信頼性が改善されたと考えられる。

XPS を用いることで、 $a$ -IGZO バルク、 $\text{SiN}_x\text{:F}/a$ -IGZO 界面、 $\text{SiN}_x\text{:F}$  バルクの結合状態の比較を行い、フッ素が結合状態に与える影響を調べた。フッ素は  $\text{SiN}_x\text{:F}/a$ -IGZO 界面においてインジウムのみと結合しており、ガリウムと亜鉛については明らかな結合状態の変化は見られなかった。このことからフッ素が  $\text{SiN}_x\text{:F}/a$ -IGZO 界面においてインジウムと結合することで信頼性の改善に寄与していると考えられる。インジウムは In-O-Metal の結合角の多様性に起因して CBM 直下の裾状準位を形成する。界面において In-O-Metal の代わりに In-OF や In-F<sub>x</sub> を形成することでコンフォメーションの自由度が減少し CBM 直下の裾状準位密度が減少したと考えられる。インジウムとフッ素が安定な結合を形成することで、CBM 直下の裾状準位密度が減少するとともにフェルミ準位直下の深い負帯電準位密度が減少し、界面準位密度が減少するため信頼性が改善したと考えた。

作製行程の最高温度が 150℃ と低温で作製した  $a$ -IGZO TFT においても GI に  $\text{SiN}_x\text{:F}$  を用いることで信頼性が改善されることが分かっている。また、低温作製時においても GI に  $\text{SiN}_x\text{:F}$  を用いた場合、インジウムとフッ素の結合が形成されていることが分かっており、フッ素は低温作製時においても信頼性を改善すると考えられる。次世代フレキシブルディスプレイの基板材料であるプラスチックを用いた場合においても信頼性改善の手法として用いることができる。

プラスチック基板は Si 基板と比較し熱伝導率が低いため、実駆動時に蓄熱による劣化現象が問題視されていることから、駆動時の発熱温度の解析を行った。 $\text{SiN}_x\text{:F}$  を GI に用いた TFT では同程度の電力を加えた際に  $\text{SiO}_2$  を GI に用いた場合と比べ、発熱温度が低いということが分かった。従って、プラスチック基板上など熱伝導率が低い材料に応用する際においても  $\text{SiN}_x\text{:F}$  を用いた TFT では駆動時の蓄熱による劣化が起こりにくいと考えられる。また、電極幅よりも  $a$ -IGZO 幅が小さい TFT 設計にすると電極端で起こる局所発熱による劣化が起こりにくく信頼性の向上が期待できる。

## 6.2 今後の展望

*a*-IGZO が次世代デバイスの駆動素子材料として用いられるためには、いくつかの課題が残っている。本研究では  $\text{SiN}_x\text{:F}$  膜を GI に用いることで、バイアスストレスや熱による劣化を抑制し、信頼性の改善が可能であるということが分かったが、今後、下記の点について検討する必要がある。

### 1) 信頼性を改善するために必要な界面に存在するフッ素の量の閾値

本研究で用いた  $\text{SiN}_x\text{:F}$  膜は原料ガス種や成膜手法によって膜中のフッ素含有量を制御した。GI にフッ素を含む、又は GI/チャンネル界面にフッ素が存在することで *a*-IGZO TFT の信頼性が改善することを明らかにしたが、必要なフッ素量はまだ明らかにできていない。*a*-IGZO TFT の信頼性改善に必要なフッ素量を検討することで、より信頼性の高い TFT を得られる可能性がある。

現在は、原料ガス種や成膜手法によって膜中のフッ素含有量を制御しているが、フッ素や水素を含まない、たとえば熱酸化法により作製した  $\text{SiO}_2$  GI にフッ素をドーピングし、信頼性測定を行うことで信頼性改善に必要なフッ素量を検討することが可能である。さらに、この手法を用いれば、信頼性に影響を与える水素量の閾値を検討することも可能である。

### 2) フェルミ準位直下の負帯電準位密度が減少する機構の特定

3章において、 $\text{SiN}_x\text{:F}$  膜を GI に用いることで *a*-IGZO TFT のフェルミ準位直下の負帯電準位密度が減少し界面準位密度が減少することで、信頼性が改善されることを明らかにした。また、4章では  $\text{SiN}_x\text{:F}$  を GI に用いた際に  $\text{SiN}_x\text{:F}/a\text{-IGZO}$  界面でインジウムとフッ素が安定な結合形成することにより、界面準位密度が減少し、CBM 直下の裾状準位密度が減少することを明らかにした。しかし、インジウムとフッ素が結合することでフェルミ準位直下の負帯電準位密度が減少するかどうかについては検証できていない。信頼性改善機構をより深く理解するためには、フェルミ準位直下の負帯電準位密度が減少する機構の解明が重要である。信頼性改善機構を解明するには準位密度の減少についてシミュレーションを用いて検討する方法と、実際に測定を行い検討する方法が挙げられる。

分子モデルシミュレーションソフトを用い、*a*-IGZO 中に酸素の代替または酸素欠陥中にフッ素が導入された際のバンドギャップ内準位密度の変化を計算することで、フェルミ準位直下の負帯電準位密度がフッ素導入により減少するかどうか検証で

きる。また、4章ではC-V法を用いてCBM直下の裾状準位密度が減少することを明らかにしたが、Photo-Excited Charge Collection Spectroscopy (PECCS)法を用いることでバンドギャップ内の準位密度を推算することができると考えられる。これは特定の波長を当てた際に励起される電子の量をTFT特性の $V_{th}$ 変化から推算する手法である。

### 3) 最高プロセス温度 150℃ で作製した *a*-IGZO TFT のさらなる信頼性向上手法の検討

4章において最高プロセス温度 150℃ で作製した *a*-IGZO TFT の信頼性についても、GI に  $\text{SiN}_x\text{:F}$  を用いることで信頼性を改善できることを示した。このことから、本研究で明らかにした界面に存在するフッ素による信頼性改善手法はプラスチックなど次世代ディスプレイの基板材料を用いた低温プロセスにおいても有用であることが分かった。しかし、300℃ で作製した TFT と比較すると、 $V_{th}$  シフト量が大きい結果となった。これは熱処理温度が低温であるため、本来 300℃ 以上の熱処理で抑制される不安定化学結合手<sup>17</sup>が、*a*-IGZO 中に残存しているためであると考えられる。高信頼性の次世代ディスプレイを実現するためにはこの問題を解決する必要がある。

解決手法として、2つの手法が挙げられる。1つ目は *a*-IGZO の成膜時にフッ素を添加することである。本研究で取り上げた絶縁膜に添加したフッ素による信頼性改善では、*a*-IGZO 中へのフッ素の拡散は見られず界面でのみ起こる現象であった。*a*-IGZO 膜中にフッ素が存在する場合においては、*a*-IGZO 膜中の酸素欠陥の終端や不安定化学結合手であるとされる-OH 基と水素結合を形成することで信頼性が改善されると予想できる。そのため *a*-IGZO 膜中へのフッ素添加は熱処理温度を低温にした場合の信頼性改善手法として有用であると予想した。しかし、この手法では格子間フッ素の存在による新たな準位の形成が起こるという懸念があるため検討が必要である。

2つ目の手法としては 300℃ 以上の熱処理の代替となる、低温での熱処理を行う事である。たとえば、150℃ 程度で行う高圧水蒸気処理や、レーザー処理である。

これらの処理を、GI に  $\text{SiN}_x\text{:F}$  を用いた *a*-IGZO TFT について検討することでプラスチックなど次世代ディスプレイの基板材料を用いた低温プロセスにおいても高信頼性 *a*-IGZO TFT を実現可能であると考えられる。

### 4) 光ストレスに対する信頼性向上の検討

本研究では、PBS や PBCS といったバイアスストレス、また駆動時の蓄熱や基板温度を上げた際の熱による劣化について検討を行い、 $\text{SiN}_x\text{:F}$  膜を GI に用いることで信頼性の向上が期待できることを明らかにした。ディスプレイに用いる際には、バックライトの光による劣化が懸念される。今後、光に対する信頼性測定を行い、光を遮断する TFT 構造の提案や光劣化が起こりにくい酸化物半導体材料の提案が必要である。

## 謝辞

本研究は多くの方々の御協力の下で行われました。末文ではありますが、皆様に感謝の辞を述べさせていただきます。

本研究の機会を与えていただき、的確なご助言と研究遂行に関わる御指導を頂いた浦岡行治教授に深く感謝いたします。研究内容以外でも研究者としての姿勢など、多くを学ばせて頂きました。石河泰明准教授、藤井菜美助教には、研究活動に対し多くの時間を割いて御指導頂きました。また、研究内容のみならず研究に従事するための心構えに至るまで御指導御鞭撻を賜り、深く感謝いたします。

有機固体素子科学研究室の中村雅一教授、光情報分子科学研究室の中嶋琢也准教授には、中間審査などを通して副指導教官、スーパーバイザーとして適切なお助言を頂き深く感謝いたします。

実験装置の取り扱いから研究を遂行するための適切な環境整備まで、研究環境全般においてご指導と御協力を頂き、また研究内容に対して有益なご指摘をいただいた堀田昌宏助教、上沼睦典助教、渡壁明雄氏、川平博敏氏に深く感謝いたします。

日新電機株式会社の高橋英治氏、安東靖典氏には、共同研究を通じて薄膜の作製、情報交換やディスカッションなど多くのご助力を頂き研究の援助をしていただき、厚く御礼申し上げます。オーストラリア連邦科学産業研究機構の平井匡彦氏、上野和則氏には留学中多くのご助言とご協力を頂きました。また、活発な討論の機会と貴重な経験を与えてくださいました。皆様に深く御礼申し上げます。凝縮系物性学研究室の大門寛教授、松井公佑氏、前島尚行氏、グリーンナノシステム研究室の松井文彦准教授には **Spring-8** においてサンプルの測定をしていただきました。また、解析について多くのご助言を頂きました。深く御礼申し上げます。技術職員の岡島康雄氏には測定装置の使用法や解析手法について多くのご助言を頂きました。また、小池徳貴氏には成膜装置の使用法並びにメンテナンスなど多くのご助力を頂きました。技術職員の皆様に深く感謝いたします。

情報機能素子科学研究室の 小原孝介氏、東條陽介氏、西城理志氏、土江貴洋氏には、本研究を進めるにあたり有意義な討論を通じた御助言をいただき、また研究生活に関わる姿勢など多くの御指導をいただきました。深く御礼申し上げます。

同研究室で博士課程五年間の研究生活を共に過ごし、研究活動以外においても多大な御協力を頂いた、番貴彦氏、上武央季氏、吉嗣晃治氏、荒木慎司氏、Yana Mulyana 氏には、深く感謝いたします。五年の在学期間に渡りお世話になりました。彼らの助けのおかげで大変有意義な時間を過ごすことができました。御礼申し上げます。

また、同研究室において非晶質酸化物半導体グループの上岡義弘氏、Juan Paolo Berumundo 特任助教、浦川哲氏には実験の手助けから研究結果や論文会でのディスカッションなど、ご助力に深く感謝いたします。高誘電体絶縁膜の研究について実験の手助けやディスカッションなど多大なご協力を頂いた呂莉氏、及川賢人氏には、ご助力に深く感謝しております。TFT グループとして週報や日々の実験、考察において多大なご協力を頂いた先輩の川村悠実氏、町田絵美氏、山崎浩司氏、谷真衣氏、後輩の長田至弘氏、Kulchaisit Chaiyanan 氏、木瀬香保利氏、岡田広美氏、劉洋氏には、深く感謝しております。

情報機能素子科学研究室の先輩である、柿原康弘氏、紺谷拓哉氏、分銅衡介氏、三浦佑太氏、張敏氏、後輩である、何超氏、吉永征矢氏、菱谷大輔氏、門圭介氏、鍋坂恭平氏、姜雲建氏、内山俊祐氏、岡崎駿氏、多田雄貴氏、仁枝嘉昭氏、藤本裕太氏、來福至氏、唐木裕馬氏、河村祐亮氏、多和勇樹氏、富永雄太氏、野口一輝氏、橋間裕貴氏、張松氏には、研究生活に対するご協力に深く御礼申し上げます。

皆様の今後のご活躍をお祈りいたします。

本研究は、日本学術振興会による特別研究員に対する特別奨励費(No. 26・10476)の援助により行われました。

最後に、5年間を通じて精神的、経済的に支えとなってくれた両親と家族、友人達に心から感謝いたします。

# 研究業績

## I. 投稿論文

1)

Haruka Yamazaki, Yasuaki Ishikawa, Mami Fujii, Yoshihiro Ueoka, Masaki Fujiwara, Eiji Takahashi, Yasunori Andoh, Naoyuki Maejima, Hirosuke Matsui, Fumihiko Matsui, Hiroshi Daimon, and Yukiharu Uraoka, “The Influence of Fluorinated Silicon Nitride Gate Insulator on Positive Bias Stability toward Highly Reliable Amorphous InGaZnO Thin-Film Transistors”, ECS Journal of Solid State Science and Technology, 3 (2) Q20-Q23 (2014)

2)

Haruka Yamazaki, Yasuaki Ishikawa, Mami N. Fujii, Juan Paolo Bermundo, Eiji Takahashi, Yasunori Andoh, and Yukiharu Uraoka, “Effect of fluorine in a gate insulator on the reliability of indium-gallium-zinc oxide thin-film transistors”, ECS Journal of Solid State Science and Technology, 5 (5) N1-N5 (2016)

## II. 学会発表

### 国際学会

1) Haruka Yamazaki, Mami Fujii, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, and Yukiharu Uraoka “Highly reliable a-InGaZnO thin film transistors with low- $H_2$   $SiN_x$  gate insulators” , 8th International Thin-Film Transistor Conference (ITC 2012), p 36, Lisbon, Portugal, January 2012 (Oral)

2) Haruka Yamazaki, Mami Fujii, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, and Yukiharu Uraoka “Highly reliable a-InGaZnO thin film transistors with new  $SiN_x$  gate insulators” , 2012 International Meeting for Future of Electron Devices, Kansai (IMFEDK), C-4, Kansai Univ., Japan, May 2012 (Oral)

3) Haruka Yamazaki, Mami Fujii, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, Yasunori Andoh and Yukiharu Uraoka “ Highly Reliable a-IGZO TFTs with  $SiN_x$  Gate Insulator deposited by  $SiF_4/N_2$ ” , International Workshop on Active- Matrix Flatpanel Displays and Devices (AM-FPD’ 12), P-22, Kyoto, Japan, July 2012 (Poster)

4) Haruka Yamazaki, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, Yasunori Andoh and Yukiharu Uraoka “Improvement in reliability of a-InGaZnO thin film transistors with new SiN<sub>x</sub> gate insulators” , 2012 MRS fall meeting, Z9.23, Boston, MA (Hynes Convention Center), USA, November 2012 (Poster)

5) Haruka Yamazaki, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, Yasunori Andoh and Yukiharu Uraoka “The influence of new SiNX gate insulator in a-InGaZnO thin film transistors” The 19th International Display Workshops in conjunction with Asia Display 2012, AMD7-3 (2012) (Oral) **(Best Paper Award)**

6) Haruka Yamazaki, Yoshihiro Ueoka, Yasuaki Ishikawa, Masaki Fujiwara, Eiji Takahashi, Yasunori Andoh and Yukiharu Uraoka “ The Influence of fluorinated SiN<sub>x</sub> Gate Insulator in a-InGaZnO Thin Film Transistors” , International Workshop on Active- Matrix Flatpanel Displays and Devices (AM-FPD’ 13), 3-2, Kyoto, Japan, July 2013 (Oral)

7) Haruka Yamazaki, Yasuaki Ishikawa, Mami N. Fujii, Juan Paolo Bermundo, Eiji Takahashi, Yasunori Andoh and Yukiharu Uraoka “Chemical Analysis of Fluorine in Highly Reliable Oxide Thin Film Transistor with Silicon Nitride Gate Insulator” The 21th International Display Workshops in conjunction with Asia Display 2015, AMD6 - 2L (2014) (Oral)

8) Haruka Yamazaki, Yasuaki Ishikawa, Mami N. Fujii, Juan Paolo Bermundo, Eiji Takahashi, Yasunori Andoh and Yukiharu Uraoka “Thermal Analysis of Oxide Thin Film Transistor with Fluorinated Silicon Nitride Gate Insulator” The 22th International Display Workshops in conjunction with Asia Display 2015, FLXp2 -3L (2015) (Poster) **(Outstanding Poster Award)**

## 国内学会

- 1) 山崎はるか, 藤井茉美, 上岡義弘, 石河泰明, 藤原将喜, 高橋英治, 浦岡行治 “アルミナを用いた InGaZnO 薄膜トランジスタのパッシベーション膜の効果”, 電子情報通信学会 シリコン材料・デバイス(SDM)研究会, 奈良先端科学技術大学院大学, 12月, 2011年(ポスター)
- 2) 山崎はるか, 藤井茉美, 上岡義弘, 石河泰明, 藤原将喜, 高橋英治, 安東 靖典, 浦岡行治 “アモルファス InGaZnO 薄膜トランジスタにおけるゲート絶縁膜中水素量が信頼性に与える影響” 2012年度応用物理学会春季講演会, 15a-GP3-3, 早稲田大学, 3月, 2012年 (口頭)
- 3) 山崎はるか, 上岡義弘, 石河泰明, 藤原将喜, 高橋英治, 安東 靖典, 浦岡行治 “ゲート絶縁膜中元素がアモルファス InGaZnO 薄膜トランジスタの信頼性に与える影響” 2012年度応用物理学会秋季講演会, 13a-H7-5, 愛媛大学, 9月, 2012年 (口頭)
- 4) 山崎はるか, 上岡義弘, 石河泰明, 藤原将喜, 高橋英治, 安東 靖典, 浦岡行治 “アモルファス InGaZnO 薄膜トランジスタにおけるゲート絶縁膜中のフッ素が信頼性に与える影響” 2013年度応用物理学会春季講演会, 29p-G19-14, 神奈川工科大学, 3月, 2013年 (口頭) (講演奨励賞)
- 5) 山崎はるか, 石河泰明, 藤井茉美, 高橋英治, 安東 靖典, 浦岡行治 “SiN:F ゲート絶縁膜を用いた高信頼性 a-InGaZnO 薄膜トランジスタの界面における結合状態の解析” 2015年度応用物理学会春季講演会, 13a-P18-19, 東海大学, 3月, 2015年 (ポスター)
- 6) 山崎はるか, 石河泰明, 藤井茉美, ジョアン パウロ ベルムンド, 高橋英治, 安東 靖典, 浦岡行治, “ゲート絶縁膜中フッ素による高信頼性 a-InGaZnO TFT の実現”, 電子情報通信学会信頼性研究会, p.9, 青森, 8月, 2015年 (ポスター)

## その他 (特許 1 件)

発明の名称 : 薄膜トランジスタとその製造方法および薄膜トランジスタを有する半導体装置  
発明者 : 浦岡行治、山崎はるか、藤井茉美、高橋英治  
特許出願日 : 2015年12月8日  
特許出願番号 : 特願 2015-239755