NAIST-IS-DD0861201

# 博士論文

# 大域非同期局所同期システムにおける テスト品質向上に関する研究

# 岩田 大志

2011年3月1日

奈良先端科学技術大学院大学 情報科学研究科 情報処理学専攻 本論文は奈良先端科学技術大学院大学情報科学研究科に 博士(工学)授与の要件として提出した博士論文である。

岩田 大志

審査委員:

藤原 秀雄 教授	(主指導教員)
中島 康彦 教授	(副指導教員)
井上 美智子 准教授	(副指導教員)
大竹 哲史 助教	(副指導教員)

# 大域非同期局所同期システムにおける テスト品質向上に関する研究\*

岩田 大志

#### 内容梗概

大域非同期局所同期 (GALS) 設計は,多機能化,大規模化,高速化する VLSI の設計で直面する様々な問題を解決する現実的な手段と考えられている.一方で, VLSIのテストは製品の信頼性を保証するために必要であるが,テスト容易化設計 なしに正常に動作する製品のみを選別する,高いテスト品質を達成することはで きない.同期式回路の代表的なテスト容易化設計方法に,回路中のフリップフロッ プを外部から制御可能なスキャン素子に設計変更する完全スキャン設計がある。 完全スキャン設計を適用した回路の組合せ回路に対しては任意のテストパターン が印加できるが、通常動作では起こりえない動作をすることがあり正しく動作す る回路を不良と判断してしまう過剰テストが行われていると考えられている.特 に遅延故障のテストの際には、遷移が伝搬しないパス(フォールスパス)が数多 く活性化し、その場合タイミング違反による過剰テストが多発する、フォールス パスを判定することで過剰テストを緩和できるが、多数のパスが存在する大規模 なゲートレベル回路に対してフォールスパスを判定することは現実的でない、本 論文ではより高位の設計情報を利用し,レジスタ転送レベル(RTL)でフォールス パスを判定し, RTL フォールスパスをゲートレベルで利用する手法を提案する. 従来の手法では,論理合成に現実的でない制約を置いていたが,本論文では,論 理合成に制約を置かない場合にもパスマッピングを実現するパスマッピング法を 提案し,さらに,その制約を緩和する新しい論理合成手法を提案した.実験結果

<sup>\*</sup>奈良先端科学技術大学院大学 情報科学研究科 情報処理学専攻 博士論文, NAIST-IS-DD0861201, 2011年3月1日.

では,提案したパスマッピング法を用いて多数のゲートレベルフォールスパスが 実用的な時間で得られることを示した.

同期式回路のテスト環境を非同期回路に応用するために,非同期式回路に対す る完全スキャン設計が提案されているが,従来のテスト手法では組合せ回路,順 序素子の両方に対して,検出可能な故障をすべて検出する完全なテストが保証さ れない.本論文では組合せ回路部分に対して完全なテストを保証する完全スキャ ン設計を提案し,順序素子の完全なテストを保証する新しいスキャン素子を提案 した.実験結果では,提案したスキャン素子が完全なテストを保証しながら従来 のスキャン素子と同等のオーバーヘッドで実現できることを示した.

本論文で提案した手法を用いることで,同期式回路に対する過剰テストの緩和 と,非同期式回路に対するテスト不足を解消することができるため,GALSシス テムのテスト品質を向上させる事が可能となる.

キーワード

大域非同期局所同期システム,パスマッピング,フォールスパス,非同期式回路のテスト,2部完全スキャン設計,スキャンC素子

# Studies on Improvement in Test Quality for Globally Asynchronous Locally Synchronous Systems<sup>\*</sup>

Hiroshi Iwata

#### Abstract

Globally asynchronous, locally synchronous (GALS) design has been known as a realistic hardware design solution for many difficulties due to the continuous scaling of semiconductor technology. On the other hand, by using the current test techniques, the test quality for both of the synchronous part and the asynchronous part in the circuits is not sufficient. For testing the synchronous part, the full scan design which changes all the sequential elements in the circuit to fully controllable and observable scan elements, is used to reduce the test complexity. Though the testability of the full scan design is that any test pattern can be applied to the combinational part and any test response of the part can be captured, some faults that do not affect the normal operation can be detected. The situation is called over-testing. Therefore, it is needed to extract only the circuits which can be operated correctly to improve the test quality. Especially, for testing path delay faults, the number of over-testing is extremely large since there are many false paths in the circuit. Though over-testing can be alleviated by identifying the false paths, identification of the false paths at gate level is not practical. To handle the false path on the high level design, we propose two path mapping methods

<sup>\*</sup>Doctoral Dissertation, Department of Information Processing, Graduate School of Information Science, Nara Institute of Science and Technology, NAIST-IS-DD0861201, March 1, 2011.

which propagate the RTL false path information to gate level. Until now, to map the RTL false paths to the corresponding gate level false paths, there exists an impractical assumption on the logic synthesis. In this dissertation, we propose a method for mapping RTL false paths to their corresponding gate level paths without such a specific logic synthesis and a synthesis method that alleviates the impact of the restriction. In experimental results, many gate level false paths were obtained by the proposed methods in practical time.

For testing the asynchronous part, several full scan design methods for asynchronous circuit that can be tested by using the same environments of synchronous one, have been proposed. However, these methods cannot guarantee complete test for both of the combinational part and the sequential part where complete test means that all the detectable faults in the circuit are detected by the test. Therefore, by using the current test techniques, the test quality for asynchronous circuits is not sufficient. In this dissertation, we propose a full scan design method which guarantees complete test for the combinational part and a new scannable element which guarantees complete test for all the sequential elements on scan paths. In experimental results, proposed scannable element was implemented with low area and performance overhead comparable to the previous best method in terms of overhead.

By using the proposed methods in this dissertation, test quality for GALS system is improved since over-testing is alleviated for synchronous circuits and complete test for asynchronous circuits is guaranteed.

#### Keywords:

Globally asynchronous locally synchronous system, path mapping, false path, asynchronous circuit testing, bipartite full scan design, scannable C-element

# 業績リスト

# 論文誌

 Hiroshi Iwata, Satoshi Ohtake and Hideo Fujiwara: "A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification," IEICE Transactions on Information and Systems, Vol. E93-D, No. 7, pp. 1857-1865, July 2010.

## 査読付き国際会議

- Hiroshi Iwata, Satoshi Ohtake, Michiko Inoue and Hideo Fujiwara: "Bipartite full scan design: a DFT method for asynchronous circuits," IEEE 19th Asian Test Symposium, pp.206-211, Dec. 2010.
- Michiko Inoue, Akira Taketani, Tomokazu Yoneda, Hiroshi Iwata and Hideo Fujiwara: "Test Pattern Selection to Optimize Delay Test Quality with a Limited Size of Test Set," 15th IEEE European Test Symposium, pp.260, May 2010.
- 3. Satoshi Ohtake, Hiroshi Iwata and Hideo Fujiwara: "A synthesis method to propagate false path information from RTL to gate level," The IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2010, pp.197-200, April 2010.
- 4. Hiroshi Iwata, Satoshi Ohtake and Hideo Fujiwara: "Enabling False Path Identification from RTL for Reducing Design and Test Futileness," The 5th

IEEE International Symposium on Electronic Design, Test and Applications, pp.20-25, January 2010.

- Michiko Inoue, Akira Taketani, Tomokazu Yoneda, Hiroshi Iwata and Hideo Fujiwara: "Optimizing Delay Quality with a Limited Size of Test Set," Proceedings of IEEE International Workshop on Reliability Aware System Design and Test, pp.46-51, Jan. 2010.
- 6. Hiroshi Iwata, Satoshi Ohtake and Hideo Fujiwara: "An approach to RTL-GL path mapping based on functional equivalence," 9th IEEE Workshop on RTL and High Level Testing, pp. 63-68, November 2008.

# テクニカルレポート

- 岩田大志,大竹哲史,井上美智子,藤原秀雄: "C素子スキャンパスを用いた非 同期式順序回路に対する完全スキャン設計法,"信学技報 (DC2010-8), Vol. 110, No.106, pp. 1-6, 2010.
- 2. 岩田大志, 大竹哲史, 藤原秀雄: "機能等価性情報を用いた RTL-GL パスマッ ピングの一手法,"信学技報 (VLD2008-34), No.107, pp. 13-18, 2008.

## 出願特許

 大竹哲史,岩田大志,井上美智子: "スキャン C素子およびそれを備えた半 導体集積回路ならびにその設計方法およびテストパターン生成方法,"特願 2010-138609,2010年6月17日(出願中).

# 目 次

第1章	緒論	1
1.1.	研究背景	1
1.2.	VLSIのテスト	2
1.3.	GALS システムのテスト	3
	1.3.1 同期式回路部分のテスト	4
	1.3.2 <b>非同期式回路部分のテスト</b>	5
第2章	RTL フォールスパスマッピング	7
2.1.	緒言	7
2.2.	諸定義	10
	2.2.1 回路モデル	10
	2.2.2 ゲートレベルパスと RTL パス	10
	2.2.3 信号線間の関係	12
	2.2.4 パス間の関係	12
2.3.	提案するパスマッピング法......................	14
	2.3.1 <b>パスマッピング問題</b>	14
	2.3.2 パスマッピングアルゴリズム	15
	2.3.3 信号線マッピング	17
2.4.	RTL フォールスパスマッピング	22
2.5.	RTL パスマッピングと RTL フォールスパスマッピングの評価実験	24
2.6.	RTL フォールスパス情報を保存する論理合成手法	28
	2.6.1 <b>マッピング箇所保存論理合成</b>	29
	2.6.2 RTL <b>パスを識別する最小の</b> RTL 信号線集合の抽出	29
2.7.	マッピング箇所保存論理合成の評価実験	32

2.8.	結言	35
第3章	非同期式回路のテスト	38
3.1.	緒言	38
3.2.	諸定義	43
	3.2.1 回路モデル	43
	3.2.2 故障モデル	43
	3.2.3 2 <b>部非同期式回路構造</b>	43
3.3.	2 部完全スキャン設計	44
	3.3.1 2 <b>部完全スキャン</b> 可検査性	45
	3.3.2 組合せ回路に対するテスト生成手法	46
	3.3.3 提案する DFT 手法	47
3.4.	スキャン C 素子とスキャンパスのテスト	49
	3.4.1 スキャン C 素子	49
	3.4.2 <b>キャプチャ時のレース対策</b>	51
	3.4.3 B-scan パス中のスキャン C 素子のテスト	51
3.5.	実験結果...................................	53
3.6.	結言	54
第4章	結論	56
4.1.	同期式回路のテスト品質向上	56
4.2.	非同期式回路のテスト品質向上	57
謝辞		58
参考文南	伏	59

# 図目次

1.1	ラッパーと TAM を挿入した GALS システム ..........	4
2.1	機能等価な信号線 $s_1$ と $s_2$	13
2.2	RTL データパスとそれに対応するゲートレベル回路の例	14
2.3	信号線の機能等価性の必要条件としての故障の等価性・・・・・・	19
2.4	RTL <b>パスの一意性</b>	31
2.5	LWF のパス長の分布図 (10ns)	36
2.6	Tseng のパス長の分布図 (10ns)	36
3.1	2 入力対称 C 素子	39
3.2	スキャン C 素子でのキャプチャ衝突	41
3.3	マルチプレクサベースのスキャン C 素子を用いた回路	42
3.4	提案スキャン C 素子の実装	50
3.5	提案したスキャン C 素子を用いて構成した B-scan パス	52
3.6	2 入力対称 C 素子の状態遷移図	52

# 表目次

1.1	回路内部で非同期式通信を用いる割合に対するITRSの予測[1]	2
2.1	各回路のデータパス部の特性	25
2.2	パスマッピング結果・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	25
2.3	信号線マッピングとパスマッピングの詳細	26
2.4	フォールスパスマッピング結果	27
2.5	フォールスパスマッピングの詳細.............	28
2.6	論理合成の特徴	28
2.7	RTL ベンチマーク回路の回路特性	32
2.8	パス数とマッピング箇所の数	33
2.9	LWF の論理合成結果 (タイミング制約 40ns)	34
2.10	LWF の論理合成結果 (タイミング制約 10ns)	34
2.11	Tseng の論理合成結果 (タイミング制約 20ns)	35
2.12	Tseng の論理合成結果 (タイミング制約 10ns)	35
3.1	2 入力対称 C 素子の真理値表	39
3.2	スキャン制御部の真理値表.....................	50
3.3	スキャン C 素子の論理合成結果	55

# 第1章 緒論

### 1.1. 研究背景

現在,あらゆるコンピュータで利用されている VLSI(Very Large Scale Integration) は広く普及している.近年の半導体技術の進歩に伴い,VLSI は多機能化, 大規模化,高速化しており,VLSI の効率的な設計が求められている.効率的に VLSI を設計するために,あらかじめ機能単位でハードウェアを設計し,その機 能単位を再利用することや,設計資産(IP)として開発された機能単位を購入す ることで,VLSI の設計を行っている.この機能単位をコア,モジュールと呼ぶ が,この複数のコアを1つのチップに集約し,それらを接続して VLSI の設計を 行うシステムオンチップ(SoC) やネットワークオンチップ(NoC) が多く開発され ている.

大規模で高速化を続ける SoC や NoC を開発するにあたり,特に問題となるのは クロックの分配である.一般にデジタル回路はクロックに同期して回路が動作を 行う同期式設計を用いて設計されるが,このクロックを大規模回路全体に分配す ることは,電力,タイミングのずれなどの問題により,非常に困難である.この問 題を解決するために,回路をクロックが同時に到達することを保証する領域(ク ロックドメイン)に分割する方法がとられているが,クロックドメイン間の通信 に対してはそれぞれを同期する機構が必要である.そこで,コアやモジュールは 従来の同期式設計を行い,コア間の通信にクロックを用いない非同期式設計を行 う,大域非同期局所同期(Globally Asynchronous, Locally Synchronous: GALS) 設計がその問題を解決する手段として知られている[1].

GALS 設計を用いて設計された GALS システムでは,従来のクロック分配やクロックスキューの問題が緩和され,高速でかつ多機能な SoC や NoC を効率的に

1

表 1.1 回路内部で非同期式通信を用いる割合に対する ITRS の予測 [1]

2009	2010	2011	2012	2013	2014	2015	2016
15%	17%	19%	20%	22%	23%	25%	30%
2017	2018	2019	2020	2021	2022	2023	2024
30%	30%	35%	40%	43%	45%	47%	49%

設計することが可能である.2009年のITRS(International Technology Roadmap for Semiconductors)の報告によると,2015年には回路のうち25%が,2024年に は49%が非同期式の通信を用いてコア間のデータ転送が行われると予測されて いる(表1.1).本章ではGALSシステムを設計にするにあたり,VLSIのテストに ついて説明し,GALSシステムに対するテスト品質の観点からGALSシステムを 構成する同期式回路,非同期式回路のテストにおける解決すべき問題をそれぞれ 述べる.

## 1.2. VLSIのテスト

信頼性を向上させる1つの手段として,製品出荷前に行うVLSIのテストがある.VLSIのテストとは,回路中に故障が存在するか否かを判定することである. VLSIのテストは,回路に対して入力(テストパターン)を与え,その出力(出力 応答)を観測することで行う.観測した出力応答と期待値を比較することで,回 路中に故障が存在するか否かを判定することができる.期待値にはテストパター ンを入力とする故障が存在しない回路でのシミュレーションにより得られる出力 を用いる.また,テストパターンの質を評価する指標として,回路中に想定する 故障と検出可能な故障の割合を示す故障検出率が用いられている.

回路の故障は様々な物理的要因により顕在化するため,それらを計算機で扱う ことは困難である.そこで物理的要因を故障モデルとしてモデル化することを考 える.故障モデルは一般に論理故障と遅延故障の2つに分類することができる. 論理故障は回路の論理に影響を与える故障であり,短絡や開放などの物理的な 欠陥をモデル化することが可能である.論理故障の代表的な故障モデルに,回路 中の信号線が短絡や開放することによって0または1に固定される縮退故障があ る.また,単一縮退故障モデルでは縮退故障が回路中にただ1つ存在するモデル を考えている.複数の縮退故障が同時に発生する同時故障においても,単一縮退 故障を対象としたテストにより十分な数の故障を検出可能[2]であることが知ら れている.単一縮退故障は古くから故障モデルの基本となっており,多くの研究 がなされている.

遅延故障は回路の速度に影響を与える故障であり,信号線やゲートの遅延など の欠陥を検出することが可能である.近年,VLSIの高速化,プロセスルールの 微細化に伴い,規定時間内に遷移が伝搬しない遅延故障が問題となってきている. 遅延故障の故障モデルの1つにパス遅延故障がある.ここで,パスとは外部入力 またはフリップフロップの出力から,外部出力またはフリップフロップの入力ま での組合せ回路のみを通る経路であり,このパス上の微少な遅延が累積し,クロッ ク周期を超える遅延がパス上に存在したときに活性化する故障をパス遅延故障と 呼ぶ.パス遅延故障を検出することができれば,回路中の微少な遅延を検出する ことが可能である.

### 1.3. GALSシステムのテスト

GALS 設計を用いて設計された SoC は,同期式コア,非同期式コア,それらを 接続する非同期式ネットワークを用いて構成することができる.一般に SoC のテ ストでは各コアの入出力を制御するラッパーと,ラッパーに対してテストパター ンの伝搬,出力応答の観測を実現するテストアクセス機構 (TAM)を用いること で,コアの外部入出力をチップの外部入出力として扱うことが可能である.図1.1 に TAM とラッパーを挿入した GALS システムの一例を示す.

ラッパーと TAM を挿入することにより, 各コア, 非同期式ネットワークの外部 入出力をチップの外部入出力として扱うことができるため,本論文では同期式回 路部分, 非同期式回路部分, それぞれを独立にテストすることを考える.つまり, GALS システムのテスト品質を向上させるためには, 同期式回路部分, 非同期式



図 1.1 ラッパーと TAM を挿入した GALS システム

回路部分の両方に対して高いテスト品質を必要とする.本節では,同期式回路, 非同期式回路に対する現状のテスト手法を紹介し,それぞれの問題点を述べる.

#### 1.3.1 同期式回路部分のテスト

一般的な同期式順序回路に対してテストパターンを生成するアルゴリズムは複 数提案されている.しかし,大規模な順序回路に対してそれらのアルゴズムを用 いて,高い故障検出率を達成するテストパターンを生成することは困難である. 組合せ回路に対して効率的にテストパターンを生成するアルゴリズムは提案され ているため,順序回路をテスト時のみ組合せ回路として扱えるようにする完全ス キャン設計が提案されている.完全スキャン設計を用いることで,回路は組合せ 回路用のテスト生成アルゴリズムを用いることが可能となり,大規模な回路に対 しても高速に,多くの故障を検出できる利点がある.

完全スキャン設計を行うことで,順序回路に対して組合せ回路用のテスト生成 アルゴリズムを適用することができるが,組合せ回路用のテストパターンを完全 スキャン設計された回路に印加すると,通常動作に影響のない故障が検出される 場合がある.この故障が存在したとき,通常動作では正常に動作する回路が,テ ストでは不良と判定されるため,歩留まり損失が発生する.これはテスト品質の 観点から見ると,過剰テストを行っている.完全スキャン設計は非常に有用なテ スト容易化設計手法であるが,過剰テストを発生させやすいという問題がある.

特に,パス遅延故障を考えたとき,順序回路には遷移が伝搬せず,活性化しな いパス(フォールスパス)が多く含まれるため,完全スキャン設計を行い,組合 せ回路としてパス遅延故障を検出するテスト生成を行うと,フォールスパスを検 出するテストパターンが多く生成される.また,大規模回路中のパス数は膨大と なり,パス遅延故障を検出するテストパターンを生成するテスト生成や,テスト 実行には多くの時間が必要となる.そのため,順序回路中のフォールスパスを判 定することができれば,フォールスパスをテスト対象から除くことで,過剰テス トを緩和,テスト生成,テスト実行時間の削減を行うことが可能である.

#### 1.3.2 非同期式回路部分のテスト

非同期式順序回路に対するテスト手法も複数提案されているが,同期式順序回路と同様に,大規模な順序回路に対するテストパターン生成は困難である.そのため,非同期式回路に対しても完全スキャン設計を適用することを考える.同期式回路で用いられる順序素子は,クロックに同期し値を取り込むフリップフロップが利用される.一方,非同期式回路にはDラッチ,C素子等,複数の種類の順序素子や,組合せループを用いて順序動作を実現している.

そのため,非同期式設計に対して組合せ回路用のテスト生成アルゴリズムを適 用するためには,単に順序素子をスキャン素子に置き換えるだけでなく,非同期回 路中に存在するすべての組合せループを切るように,スキャン素子を挿入する必 要がある.文献[3]では,レベルセンシティブスキャン設計(Level Sensitive Scan Design: LSSD)で用いるスキャン素子を,各組合せループに挿入する手法が紹介 されている.組合せループを切ることで,組合せ回路部分に対して組合せテスト 生成手法を適用することができ,同期式回路に対するテスト手法と同等のテスト 品質を保証することができるが,非常に多くのLSSDスキャン素子を挿入する必 要があり,高い面積,遅延オーバーヘッドを招く問題がある.このオーバーヘッ ドを抑制するために,複数の完全スキャン設計手法が提案されているが,非同期 式回路の組合せ回路部分の論理故障の検出が保証されない問題があり,テスト品 質が低いという問題がある.

本論文ではGALSシステムにおけるテスト品質を向上させるために,同期式回 路に対する過剰テストの緩和と,非同期式回路に対するテスト不足の解消する手 法を提案する.本論文の構成は以下の通りである.2章において,同期式回路に 対する過剰テストの緩和を実現するために,高位で判定されたフォールスパスを ゲートレベルで利用可能にするための手法を提案する.3章では,非同期式回路 に対するテスト不足を解消する,完全スキャン設計手法を提案する.最後に,4 章で本論文での結論を述べる.

# 第2章 RTLフォールスパスマッピ ング

### 2.1. 緒言

LSIの設計においてフォールスパスの情報を用いることで,設計やテストにお いて次の利点が得られる.設計の面では,フォールスパスについて設計制約を考 慮する必要がないので,フォールスパス上に存在するゲートを遅延が大きく,面 積が小さいゲートに変更することができ,回路面積を縮小できる場合がある.ま た,クリティカルパスより長いパスがフォールスパスと判定できた場合,そのパ スに対しては設計制約を満たす必要がないため,このパスに関する論理最適化を 省略できる.テストの面では,フォールスパス上のパス遅延故障に対するテスト 生成はテストが存在しないために多大な時間を要するが,あらかじめフォールス パスと判定できればフォールスパスに対してテスト生成を行わずに済み,テスト 生成時間を短縮することが可能である.また,テスト容易化設計に伴いフォール スパス上の遅延故障が検出可能になることがあるが,この遅延故障をテストから 除外することで過剰テストを緩和することができる.

ゲートレベルでのフォールスパス判定法に,組合せ回路に対するフォールスパ ス判定法 [4, 5, 6] や,順序回路に対するフォールスパス判定法 [7, 8] などが提案 されている.しかし,一般にゲートレベルでのフォールスパス判定手法は,大 規模な回路に対して適用するのはパス数が膨大であるため困難である.そのた め,ゲートレベルで膨大なパス数を扱うのではなく,ゲートレベルよりも要素数 が少ない RTL の設計情報を用いてフォールスパスを扱う方法が提案されている [9, 10, 11, 12, 13].文献 [9] はフォールスパスを特定する手法ではないが,回路 の動作周波数を決めるタイミング解析において,RTL の設計情報を用いてクリ

7

ティカルパスより長いフォールスパスを,誤ってクリティカルパスと判定するこ とを避ける方法を提案している.文献 [10] では,RTL でフォールスパスを定義 し,RTL フォールスパスを判定する方法を提案している.さらに,Yuら [11] は マルチサイクルパスを考慮したRTL フォールスパスを定義し,マルチサイクル RTL フォールスパスを判定する手法を提案している.また,高位合成情報を使っ たRTL フォールスパス判定法も提案されている [12,13].文献 [10,11,12,13] の手 法では,RTL のパスとゲートレベルのパスとの対応関係を保証するために,RTL 記述からゲートレベル回路を論理合成する際に,モジュールの境界を維持し,論 理最適化をモジュール内でのみ行う,モジュール境界保存論理合成 [10] を用いて いる.現在のところ,RTL パスに対応するゲートレベルパスを探索する手法は提 案されておらず,モジュール境界保存論理合成を用いることが,RTL パスに対応 するゲートレベルパスを得る唯一の手法である.しかし,論理合成をモジュール 境界保存論理合成に限定することは実用的でない.

本章では,モジュール境界保存論理合成を用いずに,RTLフォールスパスに対応するゲートレベルパスを探索する手法を提案する.RTLフォールスパスを任意の論理合成を用いて合成された回路に対し適用するために,まず,フォールスパスに限らず,RTLパスの集合に対応するゲートレベルパスの集合を探索する手法を提案する(パスのマッピングという).提案手法では,RTLパスを構成するRTL信号線と機能等価なゲートレベル信号線を探索する(信号線のマッピングという).信号線の機能等価判定には多大な計算量を要するため,RTLパス集合の一意性を用いることや,機能等価判定を行う信号線の候補を絞り込むことで機能等価判定を行う回数を軽減する.RTLパス集合を一意に識別するRTL信号線の数はRTLパス集合中に含まれる信号線数よりも少なく,限られた数の信号線のみをマッピングするため,信号線マッピングを行う回数を削減できる.信号線マッピングは,対象の信号線とゲートレベル回路中の全信号線との機能等価判定を行うことで実現できるが,これは実用的でない.そこで,故障診断技術を用いて機能等価信号線の候補を絞り込む手法[14]を応用し,RTL信号線と機能等価な信号線をゲートレベル回路中から効率的に探索する.

提案したパスマッピング手法を用いて得られたゲートレベルパスは,ゲートレ

ベル信号線の集合で表現されるため,各ゲートレベルパスを完全に記述する必要 が無く,ゲートレベルパスを束として扱うことができる.この表現は Synopsys Design Constraint(SDC)表現などで記述することができるため,EDA ツールと 親和性が高い.実験結果では,多くのRTL パスが実用的な時間でゲートレベル パスにマッピングされることを示す.

次に,フォールスパスのマッピングを考える.文献[10]で定義されるRTLフォー ルスパスはモジュール境界保存論理合成を仮定しており,対応するゲートレベル パスがフォールスであることを保証している.本章では,提案するパスマッピン グ手法を用いてRTLフォールスパスをゲートレベルパスにマッピングした結果, 得られたゲートレベルパスがフォールスであることを示す.実験結果では,任意 の論理合成を用いて得られたゲートレベル回路中の,多くのRTLフォールスパ スがゲートレベルフォールスパスにマッピングされたことを示す.

パスマッピング法を提案したことにより,RTLパスに対応するゲートレベルパ スを得る手法は現在のところ2つ存在する.1つはモジュール境界保存論理合成 を行うことで,RTLフォールスパス情報をゲートレベル回路で完全に利用する ことが可能となるが,ゲートレベル回路を得る際に面積,遅延オーバーヘッドを 必要とする.また,パスマッピング手法は,RTLパスに対応する,制約を与えな い論理合成を用いて得られたゲートレベル回路中のゲートレベルパスを得ること ができるため,面積,遅延オーバーヘッドは存在しないが,論理最適化の結果に よってはRTLパスに対応するゲートレベルパスが存在しないことがある.その ため,RTLで得られたフォールスパスをゲートレベルで最大限利用するために, RTLフォールスパス情報を保存する新しい論理合成手法を提案する.

モジュール境界保存論理合成では,RTL 回路中のすべてのモジュール境界を保存していたが,提案する論理合成手法では与えられたRTL パス集合を一意に識別するために必要な最小個のRTL 信号線のみを保存する.実験結果では,提案する論理合成手法を用いて得られるゲートレベル回路は,完全なパスマッピングを保証しながら,面積,遅延オーバーヘッドの影響を抑制できたことを示す.

本章の構成は次のとおりである.まず,諸定義を2.2節で行う.2.3節において, RTL パスマッピング手法を提案する.2.4節において,提案したパスマッピング

9

手法を用いて, RTL フォールスパス集合からマッピングされたゲートレベルパス がフォールスであることを示し, 2.5 節ではパスマッピング実験結果について述 べる.2.6 節において, RTL フォールスパス情報を保存する論理合成手法を提案 し, 2.7 節において, 提案した論理合成手法の評価実験を行う.2.8 節で本章の結 言を述べる.

#### 2.2. 諸定義

2.2.1 回路モデル

本章では構造記述された RTL 回路を対象とする.構造記述の RTL 回路は,コ ントローラとデータパスから成る.コントローラは組合せモジュールと状態レジ スタから成り,データパスはレジスタ,演算モジュール(組合せ回路モジュール), マルチプレクサ,及びそれらの相互接続で構成される.コントローラ内の組合せ モジュールと,データパス内の演算モジュール,マルチプレクサを単に組合せモ ジュールと呼ぶ.

#### 2.2.2 ゲートレベルパスとRTLパス

定義 1 (ゲートレベルパス) 以下の条件を満たすゲートレベル信号線の順序集合  $\{e_1^G, \ldots, e_n^G\}$  をゲートレベルパスと呼ぶ.

- 1. *e*<sup>G</sup><sub>1</sub> は外部入力または *FF* の出力と隣接する信号線
- 2.  $e_n^G$ は外部出力または FFの入力と隣接する信号線
- 3.  $e_i^G (2 \le i \le n-1)$ は $e_{i-1}^G$ を入力として持つゲートと $e_{i+1}^G$ を出力として持つ ゲート間を接続するゲートレベル信号線

定義 2 (部分ゲートレベルパス) ゲートレベルパス  $p^G$  の部分順序集合を  $p^G$  の部分ゲートレベルパスと呼ぶ .

定義 3 (RTL パス) 以下の条件を満たす RTL 信号線の順序集合  $\{e_1^R, \ldots, e_n^R\}$  を RTL パスと呼ぶ.

1.  $e_1^R$  は外部入力またはレジスタの出力と隣接する RTL 信号線

- 2.  $e_n^R$ は外部出力またはレジスタの入力と隣接するRTL信号線
- 3.  $e_i^R (2 \le i \le n-1)$ は $e_{i-1}^R$ を入力として持つモジュールと $e_{i+1}^R$ を出力として持つモジュール間を接続するRTL信号線

定義 4 (部分 RTL パス) RTL パス  $p^R$  の部分順序集合を  $p^R$  の部分 RTL パスと呼ぶ.

ここで, RTL 信号線を構成する1ビットごとの RTL 信号線を以下のように定 義する.

定義 5 (ビットスライス RTL 信号線) RTL 信号線 s を 1 ビットごとに分離した RTL 信号線を s のビットスライス RTL 信号線と呼び, s の i ビット目のビットス ライス RTL 信号線を s[i] で表す.

定義 6 (ビットスライス RTL パス) 以下の条件を満たすビットスライス RTL 信 号線の順序集合  $\{e_1^R[k_1], \ldots, e_n^R[k_n]\}$  をビットスライス RTL パスと呼ぶ.

- *e*<sub>1</sub><sup>R</sup>[k<sub>1</sub>] は外部入力またはレジスタの出力と隣接する k<sub>1</sub> ビット目のビットス ライス *RTL* 信号線
- 2.  $e_n^R[k_n]$  は外部出力またはレジスタの入力と隣接する  $k_n$  ビット目のビットス ライス RTL 信号線
- 3.  $e_i^R[k_i](2 \le i \le n-1)$ は $e_{i-1}^R[k_{i-1}]$ を入力として持つモジュールと $e_{i+1}^R[k_{i+1}]$ を出力として持つモジュール間を接続する $k_i$ ビット目のビットスライスRTL信号線

定義 7 (部分ビットスライス RTL パス) ビットスライス RTL パス  $p^R$  の部分順 序集合を  $p^R$  の部分ビットスライス RTL パスと呼ぶ .

#### 2.2.3 信号線間の関係

機能等価信号線を定義するために必要な操作である信号線の切断を定義し,機 能等価信号線を定義する.

定義 8 (信号線の切断) n 入力 m 出力の組合せ回路 C とその内部信号線 s について,次の操作を C の s での切断と呼ぶ.

- 1. Cに対して新たにn+1番目の入力,m+1番目の出力をそれぞれ生成する
- 2. sを開放し、入力側の信号線を m+1 番目の出力と接続し、出力側の信号線
  を n+1 番目の入力と接続する

この操作によって得られる組合せ回路を C\*(s) で表す.

2つの機能等価な組合せ回路について,信号線の機能等価性を以下のように定 義する.

定義 9 (機能等価信号線)機能等価な組合せ回路  $C_1$ ,  $C_2$  及びそれぞれの内部信 号線  $s_1$ ,  $s_2$  に対して,  $C_1^*(s_1) \ge C_2^*(s_2)$ が機能等価であるとき,かつそのときに限 り  $s_1 \ge s_2$  は機能等価であるという.

以降では,信号線  $s_1 \ge s_2$ の機能等価性を  $s_1 \equiv_l s_2$  で表わす

図 2.1 は機能等価信号線を示している.信号線  $s_1 \ge s_2$  が機能等価であるためには,それぞれを切断した回路  $C_1^*(s_1) \ge C_2^*(s_2)$ に対して,任意の入力パターンを印加したとき出力応答が常に等しくなる必要がある.

2.2.4 パス間の関係

部分ビットスライス RTL パスと部分ゲートレベルパスの機能等価関係を次のように定義する.

定義 10 (パスの機能等価関係) 部分ビットスライス RTL パス及び部分ゲートレベルパスを単に部分パスと呼ぶ.このとき,部分パス  $q_1 = \{e_{1_1}, \ldots, e_{1_n}\}, q_2 = \{e_{2_1}, \ldots, e_{2_m}\}$ が以下の条件を満たすとき, $q_1 \ge q_2$  は機能等価であるという.



図 2.1 機能等価な信号線 s<sub>1</sub> と s<sub>2</sub>

1. n = m

2.  $e_{1_i} \equiv_l e_{2_i} \ (i = 1, \dots, n)$ 

RTL パスをゲートレベルパスへマッピングするためには, RTL パスを一意に 識別する RTL 信号線をゲートレベル信号線にマッピングすれば十分である.信 号線をマッピングする回数を削減するために,パスの識別を以下に定義する.

定義 11 (パスの識別) 部分 RTL パス  $q^R$  を部分集合とする RTL パス  $p^R$  がただ 1 つであるとき,  $q^R$  は  $p^R$  を一意に識別するという.

定義 12 (パス集合の識別) 部分 RTL パス  $q^R$  を部分集合とする RTL パス集合  $P^R$  がただ1つであるとき,  $q^R$  は  $P^R$  を一意に識別するという.

図 2.2 に,RTL データパスの組合せ回路部分の 10 本のパスと信号線を用い,それらの関係を例示する.RTL パス  $p^R = \{a, d, f, g\}$ を考えたとき, $p^R$ の部分 RTL パスの例としては  $\{a, d, g\}$  がある.RTL 信号線 d はビットスライス RTL 信号線  $d[0] \ge d[1]$  から成り,ビットスライス RTL パス  $\{a[1], d[0], f[1], g[1]\}$ の部分ビットスライス RTL パスの例としては  $\{d[0], f[1]\}$ がある.部分ビットスライス RTL パス  $q_1 = \{d[0], f[1]\}$ と部分ゲートレベルパス  $q_2 = \{D[0], F[1]\}$ を考えたとき,  $d[0] \equiv_l D[0]$ かつ  $f[1] \equiv_l F[1]$ であれば,  $q_1 \ge q_2$  は機能等価である.部分 RTL パ



図 2.2 RTL データパスとそれに対応するゲートレベル回路の例

ス  $\{a, d, g\}$ ,  $\{a, f, g\}$ は  $p^R = \{a, d, f, g\}$ を一意に識別する. 同様に,部分 RTL パス  $\{a, g\}$ は, RTL パス集合  $P^R = \{\{a, d, f, g\}, \{a, e, g\}\}$ を一意に識別する.

## 2.3. 提案するパスマッピング法

本節ではパスマッピング問題を定式化し,パスマッピングを実現する手法を フォールスパスとは独立に提案する.フォールスパスに対する本提案法の応用は 2.4 節で述べる.

#### 2.3.1 パスマッピング問題

RTL パス集合に対応するゲートレベルパスを探索する手法を,パスマッピング 問題として定式化する. マッピングに用いる RTL 回路は,与えられた構造記述 RTL 回路  $S^R$  から組合 せ回路部分を取り出した RTL 組合せ回路  $C^R$  とする.また,ゲートレベル回路は,  $S^R$ を論理合成したゲートレベル回路  $S^G$  から組合せ回路部分を取り出したゲート レベル組合せ回路  $C^G$ を扱う.ここで, $C^R$ の外部入出力の各ビットスライス RTL 信号線と  $C^G$ の外部入出力の間に全単射の関係があるものとし,この関係を入出 カマッピング情報と呼ぶ. $C^R$  と  $C^G$ の入出力マッピング情報は, $S^R$  から  $S^G$  を 論理合成する際に, $S^R$ のレジスタのすべてのビットと, $S^G$ のすべての FF の間 に全単射の関係を保証することで得ることができる.この入出力マッピング情報 が得られない場合,提案するパスマッピング法を適用することはできないが,構 造記述の RTL 回路に対して論理合成を行う場合,一般にこの関係は保証される.

定義 13 (パスマッピング問題)

- 入力  $C^R$ : RTL 組合せ回路
  - *C<sup>G</sup>: C<sup>R</sup>* と機能等価なゲートレベル組合せ回路
  - *C<sup>R</sup>* と *C<sup>G</sup>* の入出力マッピング情報
  - *P<sup>R</sup>: RTL* パス集合
- 出力  $P^G = \bigcup_{i=0}^{n} \bigcup_{j=0}^{m_i} P_{ij}^G$ , ただし,  $P_{ij}^G$  は以下のように定義される.  $q_i^R(i=1,\ldots,n)$ を  $P^R$ を一意に識別する部分 RTLパスとし,  $q_{ij}^R(j=1,\ldots,m_i)$ を  $q_i^R$ の部分 ビットスライス RTLパスとする. n は  $P^R$ の部分 RTLパスの数,  $m_i$  は  $q_i^R$ 中のすべての RTL信号線のビット位置を指定したときに得られるビットス ライス RTLパスの組合せである.  $q_{ij}^G$  は  $q_{ij}^R$ と機能等価な部分ゲートレベル パスであり,  $P_{ij}^G$  は  $q_{ij}^G$ を含むゲートレベルパスの集合である.

#### 2.3.2 パスマッピングアルゴリズム

RTL パス集合 *P<sup>R</sup>* に対応するゲートレベルパス集合 *P<sup>G</sup>* を探索するパスマッピング問題を解くアルゴリズムを次に示す.

1.  $P^R$  を一意に識別する最小の部分 RTL パス  $q_i^R(i = 1, ..., n)$  を列挙する

- 2.  $q_i^R$ のビットスライス RTL パス  $q_{ij}^R(j = 1, ..., m_i)$ 中の各ビットスライス RTL 信号線  $e_{ij_k}^R(k = 1, ..., l)$ と機能等価なゲートレベル信号線  $e_{ij_k}^G$ を得る.ただ し, $m_i$ は  $q_i^R$ 中の各 RTL 信号線のビット位置を指定して得られる組合せの 数であり,lは  $q_i^R$ 中の RTL 信号線の数である.少なくとも1つの部分 RTL パス  $q_i^R$ 中の, すべての  $j \ge k$ に対して  $e_{ij_k}^G$ が得られた場合,つまり,部分 RTL パス中のすべてのビットスライス RTL 信号線がゲートレベル信号線に マップされた場合,Step 3 を行う (1つも見つからない場合は,すべての  $q_i^R$ について Step 2 を行う)
- 3. Step 2 において,対応する部分ビットスライス RTL パス  $\{e_{ij_1}^R, \ldots, e_{ij_l}^R\}$ の  $e_{ij_k}^R$ からマップされたすべての  $e_{ij_k}^G$   $(k = 1, \ldots, l)$  である各部分ゲートレベル パス  $\{e_{ij_1}^G, \ldots, e_{ij_l}^G\}$  について,  $\{e_{ij_1}^G, \ldots, e_{ij_l}^G\}$  によって一意に識別されるす べてのゲートレベルパスを探索する.このゲートレベルパス集合を  $P_{ij}^G$  と する.
- 4.  $P^G = \bigcup_{i=0}^n \bigcup_{j=0}^{m_i} P^G_{ij}$ を得る.

 $P^{R}$ を一意に識別する最小の部分 RTL パス  $q_{i}^{R}(i = 1, ..., n)$ を得る手法を以下に示す.サイズ s の長さの部分 RTL パスが  $P^{R}$ を一意に識別するかどうかを判定し,サイズ s の長さで一意に識別できた場合,その部分 RTL パスをすべて列挙する.サイズ s で見つからない場合は,s をインクリメントして判定を続ける.ただし,sの初期値は0 である.

RTL 回路中の RTL モジュール数はゲートレベル回路中のモジュールに比べ非 常に少ない.そのため,最小の RTL パス集合を得るために必要な時間は少ない と考えられ,実験結果において処理の要した時間を評価する.Step 2 で行う信号 線のマッピング手法は次の副節で提案する.ここで,アルゴリズムの記述を簡単 にするために,ビットスライス RTL 信号線と機能等価なゲートレベル信号線は 多くとも1つであると仮定する.2.5節で示す実験結果からは,機能等価なゲー トレベル信号線が2つ以上存在することはなかったが,複数の信号線が得られた 場合においても,それらの信号を通るすべてのパスを扱うことで対応することが できる.Step 3 と4 では,ゲートレベルパスを列挙すると述べているが,大規模 ゲートレベル回路においてゲートレベルパスを列挙することは現実的ではない. 提案するアルゴリズムでは,通過するゲートレベル信号線を指定することでゲートレベルパスを表現する.パスは通過する一部の信号線を $\{e_{ij_1}^G, \ldots, e_{ij_l}^G\}$ のように指定することで指定することができる.この表現はSDC表現などのEDAツールと親和性が高い.

図 2.2 に示す RTL 回路とゲートレベル回路を用いて, RTL パス集合  $P^R =$  $\{\{a, d, f, g\}\}$ に対するパスマッピングの例を示す. Step 1 において,  $P^R$ を一意 に識別する最小の部分 RTL パス  $q_1^R = \{a, d, g\}$ ,  $q_2^R = \{a, f, g\}$  を得る. Step 2 では,まず, $q_1^R$ 上のビットスライス RTL 信号線 a[0], a[1], d[0], d[1], g[0], g[1] と 機能等価なゲートレベル信号線を探索する.ここで,a[0],a[1],d[0],d[1],g[0],g[1] と機能等価なゲートレベル信号線 A[0], A[1], D[0], G[0], G[1] がそれぞれ見つかっ たとし,d[1]と機能等価なゲートレベル信号線は見つからなかったとする. $q_1^R$ 上のすべての RTL 信号線をマップすることができなかったので, もう一方の 部分 RTL パス  $q_2^R$  を用いて Step 2 を繰り返す. つまり, f[0] と f[1] に対して 信号線マッピングを行う.信号線マッピングの結果, f[1]と機能等価なゲート レベル信号線 F[1] が見つかり, f[0] と機能等価なゲートレベル信号線は見つか らなかったとする. P<sup>R</sup>を一意に識別する最小の部分 RTL パスをすべて試行し たので, Step 3 および Step 4 を行う.このとき,  $P^R$  に対応するゲートレベル パス集合は,通過するゲートレベル信号線を以下のように指定することで得ら れる.  $\{A[0], D[1], G[0]\}, \{A[0], D[1], G[1]\}, \{A[1], D[1], G[0]\}, \{A[1], D[1], G[1]\}, \{A[1], D[1], G[1]\},$  $\{A[0], F[0], G[0]\}, \{A[0], F[0], G[1]\}, \{A[1], F[0], G[0]\}, \{A[1], F[0], G[1]\}$ 

#### 2.3.3 信号線マッピング

本副節では,機能等価な信号線を探索する問題を信号線マッピング問題として 定式化し,信号線マッピング問題を解くアルゴリズムを提案する.信号線マッピ ングアルゴリズムは提案したパスマッピングアルゴリズムで用いる.

#### 信号線マッピング問題

RTL 回路中のビットスライス RTL 信号線と機能等価なゲートレベル信号線を ゲートレベル回路から探索する問題を信号線マッピング問題として以下のように 定式化する.

定義 14 (信号線マッピング問題)

- 入力  $C^R$ : RTL 組合せ回路
  - *C<sup>G</sup>: C<sup>R</sup>* と機能等価なゲートレベル組合せ回路
  - *C<sup>R</sup>* と *C<sup>G</sup>* の入出力マッピング情報
  - $e^{R}[k]$ : RTL 信号線  $e^{R}$  の k ビット目のビットスライス RTL 信号線

#### 信号線マッピングアルゴリズム

RTL 組合せ回路  $C^R$  とゲートレベル組合せ回路  $C^G$  が与えられたとき,  $C^R$  中の ビットスライス RTL 信号線  $e^R[k]$  と  $C^G$  中のゲートレベル信号線  $e^G$  との機能等価 判定は,  $C^{R*}(e^R[k])$  と  $C^{G*}(e^G)$  に対して任意の入力パターンを印加したときの出 力応答を比較することで行うことができる.  $C^{R*}(e^R[k])$  と  $C^{G*}(e^G)$  に対する機能 等価判定は文献 [15, 16] などの実用的な検証技術を用いることができるが,  $e^R[k]$ と  $C^G$  中の  $e^G$  の可能な組合せすべてについて,機能等価判定を行うことは現実 的ではない.

文献 [14] では,故障診断技術を用いた,ビットスライス RTL 信号線と機能等価なゲートレベル信号線の候補をゲートレベル回路中から探索する手法を提案している.この手法は,ビットスライス RTL 信号線とゲートレベル信号線のすべての対について,すべての入力パターンの組合せを用いた機能等価判定をするのではなく,テストパターン集合Tと縮退故障の機能等価性を用いた,限られた入力パターンに対して機能等価な信号線の候補を探索する.本論文ではこの手法を応用し,信号線マッピング手法を解く手法を提案する.文献 [14] では,ビットス



図 2.3 信号線の機能等価性の必要条件としての故障の等価性

ライス RTL 信号線  $e^{R}[k]$  に対して縮退故障  $f^{R}$  を仮定し,ゲートレベル回路中か らその故障と T に関して等価な縮退故障  $f^{G}$  を探索することを考える<sup>1</sup>.すなわ ち, $e^{R}[k]$  上に挿入した s-a-v 故障と T に関して等価なゲートレベル信号線  $e^{G}$  上 の s-a-v 故障を見つけることができれば (図 2.3(a) 参照), T に関して機能等価な 信号線であるための必要条件である, $e^{R}[k] \ge e^{G}$ の値を v に固定し, $t \in T$  を印 加したときの RTL 回路とゲートレベル回路の出力応答が等しくなる (図 2.3(b) 参 照) ことが成り立つ.

以下に信号線マッピング問題を解く全体のアルゴリズムを示す.

- 1. C<sup>G</sup>中のすべての検出可能な単一縮退故障を検出するテスト集合Tを求める
- 2. 各 v ∈ {0,1} に対して,次の2つの手順を適用する
  - (a) *e<sup>R</sup>*[*k*] に縮退故障 s-a-*v* を挿入し, *T* を入力とする RTL シミュレーションを行い, 出力応答の集合 *R<sub>fv</sub>* を求める
  - (b) *T* を印加すると *R<sub>fv</sub>* を出力する *C<sup>G</sup>* 内の s-a-*v* 故障の存在する信号線集
    *C<sup>Gv</sup>* を求める

<sup>&</sup>lt;sup>1</sup>機能等価な RTL 回路  $C^R$  とゲートレベル回路  $C^G$  に対して, それぞれ  $f^R, f^G$  を挿入した回路が機能等価になるような故障  $f^R, f^G$  を等価故障と呼ぶ.

- 3.  $E^G = E^{G0} \cap E^{G1}$ を求める
- 4. 各  $e^G \in E^G$  について,  $C^R$ 中の  $e^R[k]$  と,  $C^G$ 中の  $e^G$  をそれぞれ切断し,  $C^{R*}(e^R[k]) \ge C^{G*}(e^G)$  を作成する
- C<sup>R</sup>(e<sup>R\*</sup>[k]) と C<sup>G\*</sup>(e<sup>G</sup>) に対して機能等価判定を行い,機能等価でない信号 線 e<sup>G</sup> を E<sup>G</sup> から取り除く

Step 1 から 3 の手続きは, 文献 [14] で提案されている故障診断を用いた手続き と同等である.文献 [14] では,故障診断に用いる入力パターンとして,  $C^{G}$ 中の すべての検出可能な単一縮退故障を検出する完全テスト集合 T を用いている.ま ず, $C^{R}$ 中の $e^{R}[k]$ に対して s-a-0(1)故障を挿入し, $C^{G}$ 中から挿入した故障と等価 な s-a-0(1)故障を探索する.この手続きで得られるゲートレベル信号線は, $e^{R}[k]$ と機能等価であるための必要条件を満たす.最後に,Step 4 と 5 の手続きにおい て,前述の手続きにおいて絞られた候補に対して機能等価判定を行う.

アルゴリズムの完全性を定理1に示す.信号線マッピングアルゴリズムのStep 1において,完全テスト集合を用いている.テスト集合の不完全性は信号線マッ ピングの正当性に影響を与えないが,完全テスト集合が得られない場合,機能等 価判定(Step 4 と 5)の試行回数が増加するため,故障診断技術を用いて効果的 に機能等価な信号線の候補を絞り込む(Step 2b と 3)ためには完全テスト集合 が得られる方が望ましい.ここで,アルゴリズムで用いる故障診断技術を用いる と,対象の故障をすべて得られるものとする.つまり,故障診断ツールは与えら れた入力パターンに関して等価故障を見逃さないものとする.不完全な対象の故 障を見逃す故障診断ツールを用いる場合,提案する信号線マッピングアルゴルズ ムでは,ゲートレベル回路中に存在する機能等価信号を得られない.パスマッピ ングの観点から考えると,対応するゲートレベルパスと判定可能なパス数の削減 につながる.故障診断ツールが等価でない故障を出力する場合,すべての機能等 価信号線の候補について機能等価判定を行うため,信号線マッピングの正当性に 影響を与えない.

定理 1 RTL 組合せ回路  $C^R$  とその内部信号線  $e^R[k]$  と,  $C^R$  と機能等価なゲート レベル組合せ回路  $C^G$  に対して,信号線マッピングアルゴリズムによって得られ る  $C^G$ 中の 各ゲートレベル信号線  $e^G \in E^G$ は,  $e^R[k]$  と機能等価であり,かつこの集合に限る.

[証明]

まず, Step 1 から 3 の手続きにおいて,  $e^{G} \geq e^{R}[k]$ が同じ値を持ち, T に含まれる任意の入力パターンを $C^{G} \geq C^{R}$ の外部入力印加したとき, $C^{G} \geq C^{R}$ の外部出力における出力応答が等しいことを示す. $C^{R} \geq n$ 入力m出力とし,入力を $x^{R}[i](i = 1, ..., n)$ ,出力を $z^{R}[i](i = 1, ..., m)$ とする.また, $C^{R*}(e^{R}[k])$ の入力を $x^{R*}[i](i = 1, ..., n + 1)$ ,出力を $z^{R*}[i](i = 1, ..., m + 1)$ とする. $C^{R}$ の信号線 $e^{R}[k]$ に対して s-a-v(ただし, $v \in \{0,1\}$ )を挿入した場合を考える.任意の $t \in T$ を s-a-v を挿入した $C^{R}$ の入力に印加して得られる出力 $z^{R}[1], ..., z^{R}[m]$ の出力応答と, $C^{R*}(e^{R}[k])$ の入力にt&v を印加して得られる $z^{R*}[1], ..., z^{R*}[m]$ の出力応答は等しい.ただし,"a&b"の操作は $a \geq b$ のビット結合操作を示す.

同様に, n入力 m 出力の  $C^G$  の入力を  $x^G[i](i = 1, ..., n)$ , 出力を  $z^G[i](i = 1, ..., m)$  とし,  $C^{G*}(e^G)$  の入力を  $x^{G*}[i](i = 1, ..., n + 1)$ , 出力を  $z^{G*}[i](i = 1, ..., m + 1)$  とする.ここで  $e^G$  に s-a-v が存在するとき, 任意の  $t \in T$  を s-a-v を挿入した  $C^G$  の入力に印加して得られる出力  $z^G[1], ..., z^G[m]$  の出力応答と,  $C^{G*}(e^G)$  の入力に t&v を印加して得られる  $z^{G*}[1], ..., z^{G*}[m]$  の出力応答は等しい. よって  $e^R[k]$  上の s-a-v と  $e^G$  上の s-a-v が T に関して等価な故障であれば,  $C^R$  と  $C^G$  が機能等価であることから,  $t^* \in T^*$ を印加したときの  $C^{R*}(e^R[k])$  と  $C^{G*}(e^G)$  の外部出力  $z^{R*}[1], ..., z^{R*}[m]$  と  $z^{G*}[1], ..., z^{G*}[m]$  の出力応答は常に等しい.

続いて,  $C^R \geq C^G$  は機能等価であり, T の下で  $e^R[k]$  上の s-a-v 故障と  $e^G$  上の s-a-v 故障は等価であるため, T の任意のパターンに対して,  $C^{R*}(e^R[k])$  の外部出力  $z^{R*}[1], \ldots, z^{R*}[m] \geq$ ,  $C^{G*}(e^G)$  の外部出力  $z^{G*}[1], \ldots, z^{G*}[m]$  それぞれにおける 出力応答は常に等しい.これは,  $e^R[k] \geq e^G$  が機能等価であるための必要条件で ある.

故障診断での仮定より,上記の条件を満たすすべての $e^{G}$ は $E^{G}$ として得ることができるため, $E^{G}$ は明らかに, $e^{R}[k]$ と機能等価なすべてのゲートレベル信号線を含む.そのため,Step 4 と 5 の手続きが, $e^{R}[k]$ と機能等価でないゲートレベル信号線を取り除き,かつその集合に限ることを示せばよい.明らかに, $e^{G}$ が

21

 $e^{R}[k]$  と機能等価でなければ  $E^{G}$  から取り除かれ,そうでなければ取り除かれない.よって定理は証明された.

## 2.4. RTL フォールスパスマッピング

本節では,提案したパスマッピングアルゴリズムの応用として,RTLで判定されたノンロバストテスト不能パスのゲートレベルへのマッピングを示す.テストの観点からは,市販のATPGツールは機能的活性化不能の条件を満たすパス遅延 故障を検出するテストパターンを検出できないため,ノンロバストテスト不能パ スを判定することは重要である.本節ではノンロバストテスト不能パスをフォー ルスパスとして扱う.文献[17]において,吉川らはRTL 回路におけるノンロバ ストテスト不能パスを以下のように定義している.

定義 15 (RTL ノンロバスト不能パス) RTL 回路  $S^R$  から論理合成して得られる ゲートレベル回路  $S^G$  中の  $\delta(p)$  に含まれるゲートレベルパスがすべてノンロバス トテスト不能であるとき,  $S^R$  中の RTL パス p は RTL ノンロバストテスト不能で ある.ただし,  $\delta(p)$  は p に対応するゲートレベルパスの集合とする.

吉川らは,RTL ノンロバストテスト不能パスとδ(p)の関係を保証するために, モジュール境界保存論理合成を用いている[10].論理合成に仮定を置いた状態で, RTL ノンロバストテスト不能パスであるための十分条件をマルチプレクサとレジ スタの制御信号線に基き,以下のように提案している.

RTL 回路中のパス  $p = \{e_1, ..., e_n\}$  が与えられたとき,任意の入力系列と任意の時間 *t* において,以下の4つの条件のうち少なくとも1つを満たせば, *p* は RTL ノンロバストテスト不能パスである.

- *t* と *t* + 1 の間に, *e*<sub>1</sub> を駆動する始点レジスタに遷移を起こす可制御性が存在しない
- 2. t+1 において,任意のi (i=1...n) について $e_{i+1}$ の値が $e_i$ の値と独立である

3. t+2において,  $e_n$ に現れる値が終点レジスタによって取り込まれない

4. t + 2 において,  $e_n$  に隣接するレジスタに取り込まれた  $e_n$  の値が, 任意の 外部出力に影響を与えない

これらの条件はコントローラから与えられるマルチプレクサ,レジスタの制御 信号線を調べることによって確認できる.ここで,対象とする RTL 回路モデル は,コントローラの状態遷移が既知であり,状態遷移は状態と入力ベクタの対に よって遷移先を指定するモデルを考えている.文献 [17] では,RTL ノンロバス テスト不能パスの詳細な条件や,対象とする回路モデルがより詳しく説明されて いる.

この条件を満たす RTL パスは, ノンロバスト活性化条件を満たすいかなる遷移が伝搬しない,もしくは,終点レジスタによって取り込まれた応答が外部出力において観測されないことを示している.提案したパスマッピング手法を用いることによって論理合成の仮定を取り除き,文献[10]で提案されている RTL ノンロバスト不能パス判定手法を,さらに多くの一般的な回路に適用できる.

定理 2 *RTL* 回路  $S^R$  中の *RTL* ノンロバストテスト不能パス  $p^R$  について,提案 したパスマッピング法を用いてマッピングされた  $p^R$  に対応するゲートレベルパ ス  $p^G \in P^G$  はノンロバストテスト不能パスである.

証明  $p^R \ge p^G$  をそれぞれ,  $\{e_1^R, \ldots, e_n^R\}$ ,  $\{e_1^G, \ldots, e_m^G\}$  と表現し,  $p^R$  の各 RTL 信号線  $e_i^R$  は任意のビット幅を持つとする.RTL ノンロバストテスト不能パスの 十分条件から, 任意の入力系列について,  $p^R$  は上述の4つの条件のうち少なくと も一つを満たす.I/O マッピング情報が存在するという仮定から,  $S^R \ge S^G$ の組 合せ回路部分は機能等価である.

 $p^{R}$ が条件 1. を満たす場合,  $e_{1}^{R}$ のすべてのビットスライス RTL 信号線は時間 t から t + 1 にかけて遷移を発生することができない.よって,  $e_{1}^{G}$  は t から t + 1にかけていかなる遷移を発生することができない. $p^{R}$ が条件 3. もしくは条件 4. を満たす場合, t + 1 における  $e_{n}^{R}$ のすべてのビットスライス RTL 信号線の値は外 部出力によって観測できない. $p^{R}$  が条件 3. を満たす場合, I/O マッピング情報  $e_n^R \diamond S^G$ の組合せ回路部分の機能等価性,および信号線の機能等価性により,  $e_n^R$ のすべてのビットスライス RTL 信号線は, $e_1^R$ から始まり( $e_i^R$ を通過し) $e_n^R$ に到達する遷移を持つことができない.ただし, $e_i^R$ はパスマッピングを行うにあ たり,信号線マッピングが必要となる信号線である.よって, $e_m^G$ はtからt+1 において, $e_1^G$ から始まり( $e_j^G$ を通過し) $e_m^G$ に到達する遷移を持つことができな い.ただし, $e_j^G$ は $e_i^R$ からマッピングされるゲートレベル信号線である.よって, 定理は証明された.

この定理により,提案したパスマッピング手法とRTL ノンロバステスト不能 パスを利用し,任意の論理合成を用いて得られたゲートレベル回路中のノンロバ ステスト不能パスを扱うことができる.

## 2.5. RTLパスマッピングとRTLフォールスパスマッピ

### ングの評価実験

本節では提案した RTL パスマッピング法を評価するために,RTL パスのマッ ピングと,文献 [10] で提案されている RTL フォールスパス判定手法を用いて判 定された RTL フォールスパスのマッピングを行う.評価に用いる回路としては, 3 つの RTL ベンチマーク回路 (LWF, Tseng, Paulin) と1 つの実回路 (MPEG) の データパス部分を用いる.表 2.1 にそれぞれの回路特性を示す.ただし,"#bit" はビット幅,"#PI"は外部入力数,"#PO"は外部出力数,"#reg"はレジス 夕数を示す."回路 (#gates)"の下の"MIP-LS"はモジュール境界保存論理合成 を用いて論理合成した際の面積,"MIB-LS"は制約なしで論理合成した際の面積 を示す.提案法により,論理合成に制約を与えずにパスマッピングが行えるので, 面積を削減できることが示された.

実験では論理合成ツールとして Synopsys 社の Design compiler Y-2006.06-SP4 を用い,制約を指定しない論理合成を行った.ATPG ツールとして Synopsys 社の TetraMax を用い,論理合成後のゲートレベル回路中のすべての検出可能な単一縮 退故障を検出するテストパターンを生成した.故障診断ツールとしては,Cadence 社の Encounter Test & Diagnostics を用いた.等価検証ツールとしては,Synopsys
同敗	#bit	щDI	щро	Hrog	面積(	#gate)	
凹哈	#DIL   =	#11 #1	#10	#reg	MIP-LS	MIB-LS	
LWF	16	2	2	5	1,571	1,467	
Tseng	8	3	2	6	1,357	1,077	
Paulin	8	2	2	7	1,590	1,303	
MPEG	8	5	16	241	38,183	28,454	

表 2.1 各回路のデータパス部の特性

表 2.2 パスマッピング結果

	LWF	Tseng	Paulin	MPEG
Pmr[%]	73.7	90.0	100.0	100.0
$Pmr_b[\%]$	74.2	96.8	100.0	100.0
$\mathrm{CPU}[\mathrm{sec}]$	28.14	21.74	0.30	0.10

社の Formality を用いた.また,ゲートレベル上のパスを列挙するために Synopsys 社の PrimeTime を用いた.使用した計算機は,すべて Sun Microsystems 社の SunFire X4100 (Dual Opteron 256, 3.0GHz, 16GB) を用いた.

パスマッピングを行うにあたり,評価基準としてパスマッピング率  $Pmp = \frac{|P^{RM}|}{|P^{R}|} \times 100[\%]$ を用いる.ただし, $|P^{R}|$ をデータパス中の RTL パス総数, $|P^{RM}|$ をマッピングされた RTL パス数とする.更に詳細に評価するために,ビットスライス RTL パス単位でもパスマッピング率を考える.その評価基準として,ビットスライスパスマッピング率  $Pmp_{b} = \frac{|P_{b}^{RM}|}{|P_{b}^{R}|}$ を用いる.ただし, $|P_{b}^{R}|$ をデータパス中のビットスライス RTL パス総数, $|P_{b}^{RM}|$ をパスマッピングされたビットスライス RTL パス数とする.表 2.2 に 4 つの RTL ベンチマーク回路のデータパスに対して提案手法を適用し,計算したパスマッピング率とそれに要した時間を示す.

表2.3に信号線マッピングとパスマッピング結果の詳細を示す.ただし、"#Ptotal"はRTLパス総数、"#Punique"はI/Oマッピング情報を用いて一意に識 別されるパス数、"#Stried"は信号線マッピングを行う必要のある信号線数、

	LWF		T	Tseng		Paulin		MPEG	
	RTL	bsRTL	RTL	bsRTL	RTL	$\mathrm{bsRTL}$	RTL	$\mathrm{bsRTL}$	
#Ptotal	19	4,600,384	20	36,448	29	123,600	606	326,176	
#Punique	14	3,412,544	18	31,840	29	123,600	606	326,176	
#Stried	5	80	5	40	0	0	0	0	
#Smapped	0	13	0	12	-	_	-	-	
#Pmapped	14	3,415,360	18	35,296	29	123,600	606	326,176	

表 2.3 信号線マッピングとパスマッピングの詳細

"#Smapped"はマッピングされた(機能等価な信号線が見つかった)信号線数, "#Pmapped" はマップされたパス数を示す.回路名の下の "RTL" と "bsRTL" はビット幅を持つ束の RTL とビットスライス RTL を示す. RTL パスに含まれる ビットスライス RTL パスの数は, RTL パスを構成する信号線のビット幅の直積 を取ることによって算出した.定義11(パスの一意性)により,多くのRTLパ スがI/Oマッピング情報のみを用いてマッピングすることができ,計算時間を短 縮することができた.LWFの2本のパスとTsengの2本のパスをマッピングす るために,信号線マッピングをそれぞれ80回と40回行った.信号線マッピング に要した時間の平均は LWF が 0.35 秒であり, Tseng が 0.54 秒であったため, そ れぞれの回路に対する総計算時間がほぼ等しくなった.提案手法は平均, RTLパ スマッピング率 90.9% , ビットスライス RTL パスマッピング率 91.0% を達成し た.ここで,マッピングされなかったパスについて考察する.ゲートレベルパス にマップされなかった (ビットスライス) RTL パスが存在する理由は, アルゴリ ズムがパスマッピングに必要な RTL 信号線信号線と機能等価なゲートレベル信 号線をゲートレベル回路中から発見できなかったことに起因する.つまり,パス マッピングに必要なビットスライス RTL 信号線と機能等価な信号線がゲートレ ベル回路中に存在しなかったためである.

表 2.4 にフォールスパスマッピングの結果とマッピングに要した時間を示す.た だし, "#Ptotal"は RTL パス総数, "#Pfalse"フォールスパス数, "Ratio"は 総 RTL パスに対するフォールスパスの割合, "Total"はフォールスパスマッピ ングに要した合計時間, "Ravi"は機能等価信号線の候補を探索するために要した

		LWF	r	Гseng	Paulin		MPEG	
	RTL	Gate level	RTL	Gate level	RTL	Gate level	RTL	Gate level
#Ptotal	19	1,845,916	20	856,116	29	2,307,064	606	1,784,824
#Pfalse	5	470,300	6	418,752	13	1,610,968	32	16
Ratio[%]	26.32	25.48	30.00	48.91	44.83	69.83	5.28	0.00
Total[s]		15.36		21.73	0.27		1.72	
Unique[s]		0.21		0.24 0.27		0.27		1.72
Ravi[s]		15.15		17.07	0.00		0.00	
FEchk[s]		0.00		4.42 0.00		0.00		
Pwhole[s]		93.21		37.21		103.39		303.65
Pfalse[s]		24.26		19.07		73.53		0.22

表 2.4 フォールスパスマッピング結果

時間, "FEchk" は機能等価判定に要した時間, "Pwhole" は総パスを数え上げる ために要した時間, "Pfalse" はマッピングされたフォールスパス数を数え上げる ために要した時間を示す.回路名の下の "RTL" と "Gate level" はそれぞれ RTL でのパス数とゲートレベルパスでのパス数を示す.実験結果により,提案したパ スマッピング法を用いることで,実用的な時間で,モジュール境界保存論理合成 を仮定せずに多くのゲートレベルフォールスパスを得ることができた.

一方で順序テスト生成アルゴリズムもゲートレベルフォールスパスを判定する ことができるが,順序テスト生成ツールは実用的な時間では多くのゲートレベル フォールスパスを得ることができない.文献[18]に挙げられる例では,TetraMax は Paulin の 10,000 フォールスパスを判定するために 50 時間を要している.文献 [10]で提案されている RTL フォールスパス判定手法と提案したパスマッピング手 法を用いた場合,複数の回路で1秒以下での判定が可能であり,高位でのフォー ルスパス判定手法は非常に有効であることを示している.

表 2.5 にフォールスパスマッピングの詳細を示す.ただし,"#Pfalse"は総 RTL フォールスパス数,"#Punique"は I/O マッピング情報のみを用いてマッピング されたパス数,"#Stried"は信号線マッピングを試行したビットスライス RTL 信 号線数,"#Smapped"はマッピングできた RTL 信号線数を示す.よって,提案

表 2.5 フォールス/	《スマッピングの詳細
--------------	------------

	LWF	Tseng	Paulin	MPEG
#Pfalse	5	6	13	32
#Punique	4	5	13	32
#Stried	32	16	0	0
#Smapped	0	7	_	-

表 2.6 論理合成の特徴

論理合成タイプ	マッピング率	面積オーバーヘッド	遅延オーバーヘッド
MPP-LS	完全	低い	低い
MIP-LS	完全	高い	高い
MIB-LS	不完全	なし	なし

したパスマッピング手法は与えられた RTL フォールスパスのうち, ほとんどす べてをマッピングできたと言える.

# 2.6. RTLフォールスパス情報を保存する論理合成手法

パスマッピング法を提案したことにより,現在のところ,RTLフォールスパス をゲートレベルにマッピングする手法は2つある.1つはモジュール境界保存論 理合成 (MIP-LS)[10]を利用すること,もう1つはモジュールの境界をまたぐ論理 合成 (MIB-LS)を用いて合成した回路に対して,2.3節で提案したパスマッピン グ法を利用することである.モジュール境界保存論理合成を用いる場合,与えら れたすべてのRTLフォールスパスをゲートレベルで利用可能であるという利点 があるが,論理最適化をモジュールの境界を超えて行うことができず,面積,遅 延オーバーヘッドが大きくなるという問題がある.また,提案したパスマッピン グ法を用いると任意の論理合成を用いることができるため,面積,遅延オーバー ヘッドが存在しないが,論理最適化の結果,RTLパスに対応するゲートレベルパ スが存在しなくなり,マッピングできないRTLフォールスパスが存在した. 本節では,低いオーバーヘッドを実現しながら,RTLパスとゲートレベルパス の完全なマッピングを保証するマッピング箇所保存論理合成(MPP-LS)を提案す る.表2.6 にこれらの論理合成の特徴を示す.RTL 回路中のすべてのモジュール 境界を保存するモジュール境界保存論理合成とは異なり,提案手法では他のパス と区別するために必要十分なマッピング箇所のみを保存する.回路を論理合成す る前に RTL フォールスパスが得られた場合,提案手法ではフォールスパスと他 のパスを区別するために必要十分なマッピング箇所のみを保持するため,さらに マッピング箇所を削減することが可能となる.一方で,RTLパスとゲートレベル パスの完全な対応が保証できない任意の論理合成とは異なり,提案手法では完全 なマッピングを保証する.

## 2.6.1 マッピング箇所保存論理合成

設計フローにおける IP の実装や, Engineering change を行うために, 市販の論 理合成ツールは,特定の RTL 信号線をゲートレベル回路に保存する機能を有し ている.例えば, Synopsys 社の DesignCompiler においては, RTL 信号線を保持 するにために, "set\_dont\_touch" コマンドが利用可能である.この機能を利用す ることで,マッピング箇所保存論理合成を実現することを考える.

マッピング箇所保存論理合成を用いることで,RTLパスを構成する各ビットス ライスRTL信号線と機能等価なゲートレベル信号線を得ることができる.その ため,パスマッピング手法の手順1-2が不要となるため,信号線マッピングの繰 り返しが不要となる.

### 2.6.2 RTL パスを識別する最小の RTL 信号線集合の抽出

ゲートレベルにマッピングする対象の RTL パス集合が与えられたとき, RTL パス集合を一意に識別する RTL 信号線のみをマッピングすることで,マッピン グ箇所を削減することができる.本副節では,与えられた RTL パス集合を一意 に識別する最小の RTL 信号線集合を得る手法を提案する. まず, RTL セグメント, 再収斂セグメント対, ファンインセグメント対, ファ ンアウトセグメント対をそれぞれ, 以下のように定義する.

定義 16 (RTL セグメント) RTL信号線の順序集合  $p^R = \{e_1^R, \dots, e_n^R\}$ をRTL セ グメントと呼ぶ.ただし, $e_i^R(2 \le i \le n-1)$ は $e_{i-1}^R$ を入力として持つモジュール と $e_{i+1}^R$ を出力として持つモジュール間を接続するRTL信号線である.

特に, $e_1^R$ が外部入力もしくはレジスタの出力に隣接しており, $e_n^R$ が外部出力 もしくはレジスタの入力に隣接する RTL セグメント  $p^R$ は RTL パスである.

定義 17 (再収斂セグメント対) 以下の条件を満たすセグメント  $p^R = \{e_1^R, \dots, e_n^R\} \ge q^R = \{d_1^R, \dots, d_m^R\}$ の対を再収斂セグメント対と呼ぶ.

1. 
$$e_1^R = d_1^R$$

$$2. \ e_n^R = d_m^R \qquad \Box$$

定義 18 (ファンインセグメント対) 以下の条件を満たすセグメント  $p^{R} = \{e_{1}^{R}, \ldots, e_{n}^{R}\} \geq q^{R} = \{d_{1}^{R}, \ldots, d_{m}^{R}\}$ の対をファンインセグメント対と呼ぶ.

## 1. $e_1^R$ と $d_1^R$ は外部入力またはレジスタの出力と隣接する RTL 信号線

- 2.  $e_n^R = d_m^R$
- 3.  $e_i^R \neq d_j^R (1 \le i < n, 1 \le j < m)$

定義 19 (ファンアウトセグメント対) 以下の条件を満たすセグメント  $p^{R} = \{e_{1}^{R}, \ldots, e_{n}^{R}\} \geq q^{R} = \{d_{1}^{R}, \ldots, d_{m}^{R}\}$ の対をファンアウトセグメント対と呼ぶ.

1. 
$$e_1^R = d_1^R$$

# 2. $e_n^R$ と $d_m^R$ は外部入力またはレジスタの出力と隣接する RTL 信号線

3. 
$$e_i^R \neq d_i^R (1 < i \le n, 1 < j \le m)$$



図 2.4 RTL パスの一意性

図 2.4 に示す回路のトポロジグラフ中の RTL パス  $p = \{a, b, c, d\}$  を考える . p を一意に識別する最小の部分 RTL パス集合は,再収斂セグメント対,ファンインセグメント対,ファンアウトセグメント対の要素によって構成される.

図 2.4 の例では, p に関する再収斂セグメント対は, (1)  $\{a,b\}$  と  $\{f,g\}$ , (2) $\{a,b,c,d\}$  と  $\{f,i\}$ , (3)  $\{c,d\}$  と  $\{h,k\}$  であり, ファンインセグメント対は (4)  $\{a\}$  と  $\{e\}$  であり, ファンアウトセグメント対は (5)  $\{c,d\}$  と  $\{h,j\}$  である.

RTL パス集合 *P* を識別するためには,対象パスに関する各セグメント対の信号 線を少なくとも1つ選ぶ必要がある.このケースでは,pを一意に識別する RTL パスは,(1) {a,b},(2) {a,b,c,d},(3) {c,d},(4) {a},(5) {c,d} の各セグメントの 要素を少なくとも1つ含む必要がある.これは,最小被覆問題に帰着することが でき,この例でのpを一意に識別する部分パスは {a,c} もしくは {a,d} である.

RTL パス集合が与えられたとき,その集合を一意に識別する最小の RTL 信号 線の集合は,以下のように得ることができる.まず,RTL パスの集合に含まれる 各 RTL パスに関する,再収斂セグメント対,ファンインセグメント対,ファン

-		<u>ст п</u> ,	~ / ``	<b>/</b> [] [] []		-1 I T
	#Bits	#PIs	#POs	# Regs	#OPs	#MUXes
LWF	16	2	2	5	3	7
Tseng	8	3	2	6	7	5

#### 表 2.7 RTL ベンチマーク回路の回路特性

アウトセグメント対をそれぞれ列挙する.次に,列挙したセグメント対の少なく とも1つの信号線を被覆するよう,最小個のRTL信号線集合を最小被覆問題を 解くことで得る.

# 2.7. マッピング箇所保存論理合成の評価実験

実験結果では,再収斂するパスが存在する2つのRTLベンチマーク回路,LWF とTseng について,提案した論理合成手法を評価する.表2.7にLWFとTsengの 回路特性を示す.ただし,"#Bits"はビット幅,"#PIs"は外部入力数,"#POs" は外部出力数,"#Regs"はレジスタ数,"#OPs"は演算器数,"#MUXes"はマ ルチプレクサ数を示す.

また,表2.8 に各回路の RTL パス数を示す.ただし,"#Paths"の下の"Total" は総パス数,"DP"はデータパス中のパス数,"Ctrl"はコントローラ中のパス数 を示す."#False"は文献 [10] の手法で判定されたデータパス中の RTL フォール スパス数を示す."#MP w/o uniq."はパスの一意性を考慮しない時のマッピング 箇所の数,"#MP w/ uniq."はパスの一意性を考慮したときのマッピング箇所の 数を示す.その下の"All"はすべての RTL パスについて,各パスをマッピング る際に必要となるマッピング箇所の数,"False"は与えられたフォールスパスを マッピングする際に必要となるマッピング箇所の数を示す.ここで,パスの一意 性を用いた最小のマッピング箇所を算出したとき,最小となるマッピング箇所の 組合せ方法が複数存在することがある."#Comb"はその組合せの数を示す.表 2.7より,パスの一意性を用いることで保持すべきマッピング箇所を多く削減でき ることが分かる.さらに,RTL フォールスパスのみをマッピングする場合,マッ ピング箇所の数をさらに削減できる.

	#	₽aths	3		#M	P w/o uniq.		#MP ₩	/ u	niq.
		DD		#False	4 11			All		False
	Total	DP	Ctrl		All	False		#Comb		#Comb
LWF	45	19	26	5	14	8	3	4	1	2
Tseng	62	20	42	6	23	13	2	6	1	3

表 2.8 パス数とマッピング箇所の数

実験では論理合成ツールとして Synopsys 社の Design compiler(C-2009.06)を 用い,使用した計算機は,Sun Microsystems 社の SunFire X4100 (Dual Opteron 256, 3.0GHz, 16GB)を用いた.論理合成では,制約無し論理合成 (MIB-LS),モ ジュール境界保存論理合成 (MIP-LS),および,提案手法 (MPP-LS)をそれぞれ DesignCompiler のオプションを変更することで実現した.MIB-LS を実現するた めには,DesignCompiler のオプションに制約を与えずに合成を行った.MIP-LSを 実現するためには,2種類の方法で合成を行った.1つは,RTL の各モジュールを それぞれ合成し,ゲートレベルでそれらを接続する論理合成を行った.つまり,こ の合成を行うことで,RTL モジュール間の相互接続がゲートレベルにおいて変更 されないことが保証できる.この合成方法を単に "MIP-LS" と呼ぶ.もう一方は, "compile\_ultra" コマンドの "no\_boundary\_optimization", "no\_autoungroup" の 各オプションをそれぞれ指定した.この合成方法を "MIP'-LS" と呼ぶ.MPP-LS を実現するためには,保持する対象の信号線に対して "set\_dont\_touch" コマンド を利用することでマッピング箇所を指定し,合成を行った.

表 2.9 に RTL ベンチマーク回路に対して MIB-LS, MIP-LS, MIP'-LS をそれぞれ適用し,得られたゲートレベル回路の回路特性を示す.LWF に対 しては 2 つのタイミング制約(40ns と 10ns)を用い,この制約の下で MIB-LS, MPP-LS, MIP-LS, MIP'-LS をそれぞれ適用した.ただし,"面積"はゲート数 (NAND=1),"遅延"はクロック周期(ns)を示す.提案手法である MPP-LS にお けるマッピング箇所の組合せについては,すべて試行し面積が一番小さくなった ものを実験結果として用いている.また,"#Paths"の右の"Total"は総パス数, "Datapath"はデータパス中のパス数,"False"はデータパス中のフォールスパス 数,"%Ratio"はデータパス中のパス数と得られたフォールスパス数の比である

33

表 2.9 LWF の論理合成結果 (タイミング制約 40ns)

合成手法		MIB-LS	MPP-LS	MIP-LS	MIP'-LS
Ī	面積	664	709	784	799
遅延		33.81	37.13	38.23	39.16
	Total	29,098	46,838	47,446	47,446
#Datha	Data path	11,072	13,420	14,404	12,076
#Paths	False	3,296	4,272	4,574	3,798
	%Ratio	29.8	31.8	31.8	31.5

表 2.10 LWF の論理合成結果 (タイミング制約 10ns)

	-				/
合成手法		MIB-LS	MPP-LS	MIP-LS	MIP'-LS
Ī	面積	1,063	1,096	796	1,092
遅延		9.20	9.15	(30.37)	9.20
	Total	138,262	111,510	59,086	123,878
#Datha	Data path	52,684	38,924	14,404	38,492
#Paths	False	18,328	$14,\!952$	4,574	14,824
	%Ratio	34.8	38.4	31.8	38.5

フォールスパス判定率を示す.同様に,Tsengに対してタイミング制約20nsおよび10nsを用いて合成を行った.実験結果より,MPP-LSの面積はMIB-LSとほぼ同等であった.LWFの10nsのタイミング制約,および,Tsengの20ns,10nsのタイミング制約についてMIP-LSはそれらの制約を満たす回路を得ることができなかった.すべての回路と制約条件下において,MPP-LSのフォールスパス判定率はタイミング違反を起こすケースを除いて最も高い結果となった.

最後に,速度マージンに対する影響を調べるため,各手法で合成された回路の パススラックの分布図を示す.図2.5と図2.6にLWFとTsengをそれぞれ10ns のタイミング制約の下論理合成した回路のパススラックの分布図を示す.ただし, タイミング制約に違反したMIP-LSの結果はこれらの図に掲載していない.各グ ラフの x軸はパスのスラックの範囲(ns), y軸はその範囲に存在するパス数を示

表 2.11 Tseng の論理合成結果 (タイミング制約 20ns)

合历	成手法	MIB-LS	MPP-LS	MIP-LS	MIP'-LS
面積		699	726	860	868
		19.02	19.07	(20.86)	14.41
	Total	33,932	33,940	36,152	34,258
#Datha	Data path	30,736	30,680	32,490	30,868
#Paths	False	1,072	15,906	15,966	15,996
	%Ratio	3.5	51.8	49.1	51.8

表 2.12 Tseng の論理合成結果 (タイミング制約 10ns)

	0		(		/
合成手法		MIB-LS	MPP-LS	MIP-LS	MIP'-LS
面積		958	935	859	$1,\!057$
遅延		9.20	9.16	(20.86)	9.20
#Paths	Total	74,344	68,036	36,152	65,658
	Data path	68,204	64,088	32,490	61,820
	False	3,568	14,574	16,404	12,542
	%Ratio	5.2	22.7	50.5	20.3

す.Tseng に対しては, MIP'-LS が速度マージンに対して最も大きな影響を与えており,提案手法である MPP-LS ではその影響を緩和することができた.LWF に対しては,1.2ns 付近ですべて立ち上がっており,各論理合成手法間に差異はない.

# 2.8. 結言

RTL 回路から得られる情報を,論理合成後のゲートレベル回路で利用することができれば,高位の設計情報(RTL や高位合成情報)を用いたテスト手法に有用である.本論文では,RTL 回路中のパスとゲートレベル回路中のパスの対応関係に着目した.この対応関係の存在により,RTL パスを用いることで,多数の



図 2.5 LWF のパス長の分布図 (10ns)



図 2.6 Tseng のパス長の分布図 (10ns).

パスが存在し,扱いが難しいゲートレベルパスを容易に扱うことが可能となる. 例としては,RTL設計情報を用いて高速にRTLフォールスパスを判定する手法 [10,18]への応用が可能となる.現在のところ,RTLパスとゲートレベルパスの 対応関係を得るためには論理合成に制約を置く必要があった.

本章では,論理合成に制約を置かずに,RTLパスの集合とゲートレベルパスの 集合の対応関係を得る手法を提案した.これはRTLパスのゲートレベルパスへの マッピングを行う初めての手法であり,文献[10]の手法で判定されたRTLフォー ルスパスがゲートレベルフォールスパスにマッピングされることを示した.実験 結果では,提案したパスマッピング手法をフォールスパスマッピングに応用し, 論理合成に制約を置かずに合成したゲートレベル回路中から多くのゲートレベル フォールスパスを得ることができた.今後の課題としては,パスマッピング率を 向上させるために,ビットスライスRTL信号線に対応する"複数"のゲートレベ ル信号線を扱うことが挙げられる.

また,RTL 回路中のパスをゲートレベル回路にマッピングする,パスマッピン グを行うにあたり,完全なパスマッピングを実現するマッピング箇所保存論理合 成手法を提案した.実験結果により,提案手法はモジュール境界保存論理合成を 用いるよりも面積,遅延オーバーヘッドを緩和し,パスマッピング法を用いるよ りもフォールスパス情報をRTL からゲートレベルへ伝搬する能力が向上したこ とを示した.さらに,速度マージンへの影響を調べ,提案手法はその影響を緩和 したことを示した.今後の課題としては,さらなる面積,遅延オーバーヘッドの 削減のために,最適なマッピング箇所の組合せ方法を提案することが挙げられる.

# 第3章 非同期式回路のテスト

# 3.1. 緒言

大域非同期局所同期 (Globally-Asynchronous, Locally-Synchronous: GALS) シ ステムは、半導体の微細化、大規模化に伴う大域クロックの分配の難しさを解決 する現実的な手段として知られている.そのため、非同期式回路に対しても、同期 式回路と同等の高いテスト品質が求められる.GALSシステムでは局所的に同期 された機能モジュールが、非同期式のハンドシェイクプロトコルを用いて通信を 行う.GALS 設計手法を用いることで既存の機能モジュールの再利用や、モジュー ル間のタイミング設計が容易となる.さらに、様々な種類のクロックを利用する ことができるため、各モジュールについて最適なクロックを利用することで、シ ステム全体の消費電力を低く抑えることが可能である.ITRS では 2015 年には回 路のうち 25% が、2024 年には 49% がハンドシェイクプロトコルを用いて駆動さ れることが予測されている[1].

非同期式回路に対して同期式回路と同じ DFT 手法を適用することを考えた場 合,非同期式回路中に存在するすべての組合せループを切るように,レベルセン シティブスキャン設計(Level Sensitive Scan Design: LSSD)で用いるスキャン素 子を挿入する手法がある[3].組合せループを切ることで,組合せ回路部分に対し て組合せテスト生成手法を適用することができ,同期式回路に対するテスト手法 と同等のテスト品質を保証することができるが,多くのLSSDスキャン素子を挿 入する必要があり,高い面積,遅延オーバーヘッドを招く問題がある.この問題 を解決するために,複数のスキャン設計手法が提案されており,それらは部分ス キャン法と完全スキャン法に分類することができる.部分スキャン法[19,20]で は,組合せ回路ループを切る数を削減し,核回路をテスト容易な順序回路として

38



#### 図 3.1 2 入力対称 C 素子

### 表 3.1 2入力対称 C素子の真理値表

А	В	Ζ
0	0	0
0	1	Q
1	0	Q
1	1	1

残す.文献 [19] では, CHAIN コミュニケーションチャネル回路に対して,大域 フィードバックループのみを切る手法を提案している.文献 [20] では,回路グラ フの最小フィードバック辺集合を考慮し,ループを切る箇所を最小化する手法が 提案されている.

文献 [21, 22, 23] では,LSSD のスキャン素子を用いた手法のオーバーヘッドを 削減する完全スキャン設計手法が提案されている.同期式回路に対するLSSD の スキャン素子を用いた完全スキャン設計のオーバーヘッドを削減する手法として, L1L2\*スキャン設計法 [24, 25] がある.L1L2\*スキャン設計法では,シングルラッ チ設計された回路に対して完全スキャン設計を実現する手法であり,LSSD のス キャン素子を用いて完全スキャン設計を実現する場合に比べ面積,遅延オーバー ヘッドを抑制することができる.Beest ら [21] は,非同期式回路に対してL1L2\* スキャン設計を行うために,組合せループをシングルスキャンラッチで切り,ス キャンチェーン上の連続する2つのスキャンラッチをスキャンシフトレジスタラッ チ(スキャン SRL)として扱う手法を提案している.LSSD では1つのスキャン 素子に対して2つのラッチが必要だったのに対し,L1L2\*スキャン設計では追加 するラッチの数を半分に削減することが可能となる.さらに面積,遅延オーバー ヘッドを抑制する手法として,マルチプレクサベースのスキャンC素子を用いた L1L2\*スキャン設計法 [22] を提案している.C素子 (図 3.1 参照) は入力 A と入力 B と現状態 Q の多数決の結果を出力する,非同期式回路で多く用いられる非同期 式順序素子であり,表 3.1 の真理値表を持つ.マルチプレクサベースのスキャン C素子は,C素子内部の組合せループに追加のマルチプレクサを追加し,機能パ スにはラッチを挿入しない.Shiら [23] はマルチプレクサベースのスキャン C素 子を応用し,遷移故障のテスト手法を提案している.

非同期式回路に対して完全スキャン設計を行う DFT 手法を用いる最大の利点 は,開発が進んでいる組合せ回路用のテスト生成手法を応用できることである. 実用的な非同期式回路を設計するためには,自動設計フローが不可欠であり,非 同期式回路設計を可能とする複数の CAD ツール (Petrify [26], Balsa [27] など) が 開発されている.しかし,非同期式回路をテストする一般的な CAD ツールは現 在のところ,開発されていない.そのため,市販の同期式回路向けに開発された ATPG ツールを利用できることは大きな利点となる.一方で,非同期式回路に対 して完全スキャン設計を行うことで,非同期式回路の利点の1つであるクロック が存在しない事によるクロックツリー構築が不要であること、テスト時における 消費電力の増加などの問題が生じる.しかし,非同期式回路に対して完全スキャ ン設計を行ったとしても同期式動作を行うのはテスト時のみであり,通常動作時 には非同期式回路を用いる利点をそのまま享受することができる.また,完全ス キャン設計を適用した非同期式回路は,研究,開発が進んでいる同期式回路に対 するクロックツリーの構築手法,テスト時の消費電力削減手法が適用可能である ため,同期式テスト手法を用いる際に生じる問題を抑制しながら,高いテスト品 質を得ることができる.

L1L2\*スキャン設計を用いた手法 [21, 22] はオーバーヘッドが少ないという利 点があるが,キャプチャ衝突,組合せループの存在という2つの問題により,非 同期式回路の組合せ回路部分にさえ完全な故障検出効率を保証することができな い.具体的には,C素子の状態遷移はその状態に依存するため,テスト応答をC 素子に取り込むためには,C素子の状態を適切な値に設定しておく必要がある. 例えば,C素子の2つの入力に1/0(誤りを含む値)と0が入力されたとき,誤 りをC素子に取り込むために必要なC素子の内部状態は1に設定する必要があ



図 3.2 スキャン C素子でのキャプチャ衝突

る.図3.2は文献[21]で提案されているスキャン素子を用いてDFT下回路におい て,誤りがスキャンC素子の内部状態によって取り込まれない例である.スキャ ンチェーン上の前のスキャンC素子(SCE1)および,後のスキャンC素子(SCE3) の両方が同じ値0を持つため,SCE2の内部状態は0となり,SCE2の入力に伝搬 されてきた誤り1/0を取り込むことができない.この状況をキャプチャ衝突と呼 ぶことにするが,文献[21,22]ではこの問題について記述されておらず,テスト 応答を取り込めないスキャンC素子が存在することにより,組合せ回路部分に完 全なテストを保証できないという問題がある.

もう一方の問題である組合せループの存在については,図3.3のように,L1L2\* スキャン設計においてマルチプレクサベースのスキャンC素子が利用されたとき, 1つのスキャンラッチしか含まないループが存在する可能性がある.そして,ス キャンラッチがテスト応答を取り込む際にそのループは組合せループとして動作 し,そのループ上に存在する否定素子の数が奇数であれば組合せループ上で発振 し,テスト応答を取り込むことができない.

本章では非同期式回路に対して上述の問題を解決するL1L2\*完全スキャン設計 法を提案する.提案手法は以下の3つの特徴を持つ.



図 3.3 マルチプレクサベースのスキャン C 素子を用いた回路

- 1. 既存のL1L2\*完全スキャン設計手法で達成できない,非同期式回路の組合 せ回路部分に対する完全なテストを実現
- 2. 既存の完全スキャン設計法で考慮されていない,順序回路部分に対する完 全なテストを実現

3. オーバーヘッドの面で一番優れる文献 [22] の手法と同等のオーバーヘッド

本章の構成は次のとおりである.まず,諸定義を3.2節で行う.3.3節において, キャプチャ衝突を防ぎ,組合せ回路部分に対して完全なテストを保証するDFT 手法を提案する.3.4節では組合せループの問題を解消し,順序回路部分に対し て完全なテストを保証しながら,オーバーヘッドは既存の手法と同等で実現可能 なスキャン素子を提案する.2.5節では実験結果について述べ,最後に,3.6節で 本章の結言を述べる.

## 3.2. 諸定義

#### 3.2.1 回路モデル

本章では順序素子として2入力のC素子を用い,組合せ回路部分には閉路が存 在しない非同期式順序回路を対象とする.C素子は非同期式回路で最も一般的に 用いられる順序素子であり,特に,ヌルコンベンショナルロジック(NCL)[28]設 計手法などを用いて設計された非同期式回路である,ディレイインセンシティブ (DI)回路はC素子が順序素子として利用されている.また,スキャンC素子は 通常動作とスキャン動作の2つのモードで動作し,スキャン動作では,ロード機 能とホールド機能を持つラッチとして動作する.

## 3.2.2 故障モデル

本章では非同期式回路を組合せ回路部分と個々の順序素子に分けてテストする ことを考える.組合せ回路部分に対しては,入力変数を変化させず,組合せ回路 の出力の論理関数を他の論理関数に変更する検出可能な論理故障を対象とする. 組合せ回路中のすべての検出可能な論理故障を検出したとき,組合せ回路は完全 にテストされたという.

同様に,順序素子に対しては入力変数と状態変数を変化させず,順序素子の状態表を他の状態表に変更する検出可能な論理故障を対象とする.順序素子中のすべての検出可能な論理故障を検出したとき順序素子は完全にテストされたという.

#### 3.2.3 2部非同期式回路構造

非同期式回路に対して,L1L2\*スキャン設計を適用可能なシングルラッチ設計の回路構造を2部非同期式回路構造として以下のように定義する.

定義 20 (2部非同期式回路構造) 非同期式回路 *C* について, *C* の組合せ回路部 分が 2つの互いに素な部分回路 *C*<sub>1</sub> と *C*<sub>2</sub> に分けられ, *C* の順序素子の集合が 2つ の部分集合 *L*<sub>1</sub> と *L*<sub>2</sub> に分割されるとき, *C* は 2 部非同期式回路構造である.ただ し,  $L_1 \sqcup C_1$ のみを駆動し,  $C_2$ によってのみ駆動され,  $L_2 \sqcup C_2$ のみを駆動し,  $C_1$ によってのみ駆動される.

次に,2部非同期式回路構造を持つ非同期式回路に対して,L1L2\*完全スキャン設計を行った際に必要となるスキャンパスを2部スキャンパスとして以下のように定義する.

定義 21 (2部スキャンパス) スキャン素子の系列であるスキャンパス p に対して, 以下の条件を満たす pを 2部スキャンパス (*B*-scan パス) と呼ぶ.

1. p上のスキャン素子は2つの部分集合から成る

2. p上の任意の連続するスキャン素子は異なる集合に属する

3. 各集合のすべてのスキャン素子は同時に同じ動作を行うことができる

次に,組合せ回路に対して完全なテストを保証する,2部完全スキャン可検査 性を定義するために必要な透過ファンイン,Sグラフ,無向閉路を以下のように 定義する.

定義 22 (透過ファンイン) 信号線 *l* から他の信号線 *m* へ組合せ回路要素のみを 通る接続があるとき, *l* は *m* の透過ファンインと呼ぶ. □

定義 23 (S グラフ) 非同期式回路 C の S グラフ G = (V, E) は,有向グラフであ り,頂点  $v \in V$  は C の順序素子を表し,辺  $(u, v) \in E$  は u の出力は v の入力の透 過ファンインであることを示す.

定義 24 (無向閉路) すべての辺の方向を無視した *S* グラフ中の閉路を *S* グラフ 上の無向閉路と呼ぶ.□

## 3.3. 2部完全スキャン設計

本節で対象とするスキャン C 素子は, 文献 [21] で提案されているシングルラッ チタイプのスキャン C 素子か, 3.4 節で提案するスキャン C 素子を考える.つま り,提案する完全スキャン設計手法においてはどちらのスキャン C 素子も利用可 能である.

#### 3.3.1 2部完全スキャン可検査性

キャプチャ衝突を防ぐために,非同期式回路に対して,組合せ回路部分の完全 なテストを保証する可検査性を提案する.前述のように,ある C 素子において誤 りを取り込むためには,C 素子に適切な値を設定する必要がある.この値をキャ プチャパターンと呼ぶ.スキャン C 素子 $s_i$ において出力応答を取り込むことを考 えたとき, $s_i$ とスキャンシフトレジスタラッチを構成するスキャンラッチとして, 前のスキャン素子 $s_{i-1}$ もしくは次のスキャン素子 $s_{i+1}$ のどちらかを選ぶことがで きる.提案する可検査性では任意の連続する2つのスキャン C 素子 $s_i$ と $s_{i+1}$ の 間には,組合せ回路を通した接続が存在しない,もしくは $s_{i+1}$ と $s_i$ の間に組合せ 回路を通した接続が存在しないことが必要となる.この条件により,故障を検出 するテストパターンと,対応するキャプチャパターンを独立に制御可能となる.

定義 25 (2部完全スキャン可検査性) 非同期式回路 C に対して,以下の条件を 満たす C は 2 部完全スキャン可検査性 (BF-scan 可検査性)を満たすという.

- 1. Cのすべての順序素子はスキャン素子である
- 2. C は少なくとも 1 つのスキャンパスを持ち, 各順序素子はいずれかのスキャンパスに含まれる
- 3. C は組合せ部分回路 C<sub>1</sub> と C<sub>2</sub>, 順序素子の集合 L1 と L2 から構成される 2 部非同期式回路構造を持つ
- 4. 各スキャンパス  $p = s_1, \ldots, s_n$  は順序素子の集合  $L1 \ge L2$  で構成される B-scan パスである
- 5.  $p ext{ Lo } 2$ つの連続するスキャン素子  $s_i ext{ } e_{s_{i+1}}$  (i = 1, ..., n 1) について,  $s_{i+1}$ の出力は  $s_i$ の入力の透過ファンインでない,もしくは  $s_i$ の出力は  $s_{i+1}$ の入力の透過ファンインでない

条件 4. および 5. を満たすスキャンパス *p* を 2 部完全スキャンパス (BF-scan パス) と呼ぶ .

定理 3 非同期式回路 *C* について, *C* が *BF-scan* 可検査性を満たすなら *C* の組合 せ回路部分は完全にテストできる.

証明  $C_1, C_2, L1, L2$ をそれぞれ,定義 25の条件 3. に示す部分回路と順序素 子の集合とする. $f \in C$ の検出可能な論理故障とすると,Cの組合せ回路部分の いずれかの出力oに誤りを伝搬させるテストパターンtが存在する.一般性を失 わないように,スキャンパス上の $s_i$ の次のスキャン素子 $s_{i+1}$ から $s_i$ に対する組合 せ接続が存在しない,もしくは, $s_i$ がスキャンパス上の最後のスキャン素子であ るものとする.この条件下で, $s_i \geq s_{i+1}$ を用いてスキャンシフトレジスタラッチ を構成するとき,他のスキャンシフトレジスタラッチは $s_i$ とは独立に制御可能で ある.fを検出するテストパターンtに対して,特定の値を設定する必要がある のはoの透過ファンインにのみ存在し, $s_{i+1}$ はoの透過ファンインではない.よっ て, $t \geq$ キャプチャパターンは独立に制御可能である.さらに,B-scan パスの性 質を用いることで,取り込まれた出力応答はスキャンアウトまで伝搬可能である. よって定理は証明された.

## 3.3.2 組合せ回路に対するテスト生成手法

組合せ回路に対するテストを考えたとき,まず,組合せ回路中の検出可能な論 理故障 f を検出するテストパターンを生成することを考える.ただし,誤りはス キャン C 素子  $s_i$  によって取り込むとする.キャプチャパターンは  $s_i$  の 2 つの入 力に伝搬される期待値と誤りの少数決で決定することができる.また,期待値と 誤りは f に対して生成されたテストパターンを用いて故障シミュレーションを行 うことで得られる.少数決の結果が等しく, $s_i$  の 2 つの入力に同じ期待値と誤り が伝搬された場合は,キャプチャパターンとは独立に誤りを取り込むことができ る.以上の条件に合致するテストパターンを生成できない場合,f は冗長である.

このテストパターンは市販の組合せ ATPG を用いて生成することができ,キャ プチャパターンは市販の故障シミュレーションツールを用いて得ることが可能で ある.また,テスト実行時間を削減するために,テストパターンの数を以下のよ うに削減できる.1故障に対するテストパターンとキャプチャパターンの対を用 いることで,複数の故障が検出される可能性がある.これは故障シミュレーショ ンツールを用いて確かめることが可能であり,検出可能であるとわかった故障に ついては故障リストから取り除くことができる.さらに,複数のテストパターン とキャプチャパターンの対は,それらが両立可能であれば同時に印加できる.

3.3.3 提案する DFT 手法

本副節では任意の非同期式回路を BF-scan 回路構造に設計変更する DFT 手法 を提案する.まず,提案する DFT 手法を以下のように定式化する.

定義 26 (BF-scan 可検査 DFT)

入力: 非同期式回路 C とスキャンパスの数

出力: C と同じ機能を持つ BF-scan 可検査性を満たす非同期式回路

最適化目標: 追加するラッチの数の最小化

この問題を解くために、次の3つのステップから成るアルゴリズムを提案する.

1. Cのすべての順序素子を対応するスキャン素子に取り替える

2. C の S グラフを  $G_b = (V_1, V_2, E)$  の 2 部グラフに変換する

3. BF-scan パスを構築する

回路が2部グラフであるためには,Sグラフの各無向閉路の長さが偶数であれ ばよい.手順2において,Sグラフを2部グラフに変換するために最小個の追加 ラッチをスキャン素子の出力に挿入する.通常動作への影響を最小化するために, 次の整数計画問題を解くことで追加ラッチを挿入するスキャン素子の数を最小化 する.

Minimize:

$$\sum_{i=1}^n \delta_i$$

Subject to:

各無向閉路  $c_j$  (j = 1, ..., m) に対して,

$$\sum_{i=1}^{n} \left[ (1+\delta_i) \times IN_{i,j} \right] = 2 \times \epsilon_j$$

 $1 \le \epsilon_j \le n$ 

ただし, n は S グラフの頂点数,  $\delta_i$  (i = 1, ..., n) は  $v_i$  の出力にラッチを付与す るかどうかを表す論理変数, m は S グラフ中の無向閉路の数,  $\epsilon_j$  は整数をとる変 数,  $IN_{i,j}(=0,1)$  は  $v_i$  が  $c_j$  に属していれば 1 になり, そうでない場合は 0 となる 係数を示す.

手順3では,前の手順で得られた2部Sグラフを用いてBF-scan パスを構成する.まず,両立グラフを以下のように定義する.

定義 27 (両立グラフ) 2部グラフ $G_b = (V_1, V_2, E_b)$ に対して, グラフ $G_c = (V, E_c)$ を $G_b$ の両立グラフと呼ぶ.ただし, Vは $V_1 \cup V_2$ の頂点集合であり,  $(u, v) \in E_c$ は $G_b$ においてvがuに隣接せず, vが $V_2(resp. V_1)$ に属し, uが $V_1$ (resp.  $V_2$ )に 属するとき,  $u, v \in V$ を結ぶ辺である.

ここで,2部Sグラフ $G_b = (V_1, V_2, E_b)$ とその両立グラフ $G_c = (V, E_c)$ を用いて BF-scan パスを構築するアルゴリズムを示す.

- 1. 各スキャンパスについて,スキャンパスの先頭となるスキャン素子を選択 する
- 各スキャンパスについて、両立グラフ中で先に選択したスキャン素子に対応する頂点に隣接する頂点に対応するスキャン素子を、スキャンパス上の次のスキャン素子として選択する.選択可能なスキャン素子が存在しない場合は、回路に接続されていないスキャンラッチを新たに回路に付加し、両立グラフを更新する
- 3. すべての頂点を選択するまで2. の手順を繰り返す

ただし,両立グラフの更新処理は,Vに新しい頂点vを付加し,前のスキャン素 子が $V_1$ (resp.  $V_2$ )に属していれば,vから $V_1$ (resp.  $V_2$ )に属するすべての頂点への 辺と, $V_1$ (resp.  $V_2$ )に属するすべての頂点からvへの辺を $E_c$ に追加する.

BF-scan パスを構成する追加ラッチは通常動作の性能に影響を与えないので, この手順では追加するラッチの数は最小化していないが,大規模な非同期式回路 に対しては,次のスキャン素子として選択可能な,独立なスキャン素子が十分存 在するため、追加するラッチの数は少なくなると考えられる.

# 3.4. スキャンC素子とスキャンパスのテスト

3.4.1 スキャンC素子

本節ではC素子の値保持機能をスキャンパスのメモリ素子として扱うスキャン C素子を提案する.C素子の値保持機能を用いることで,提案するスキャンC素 子は次の2つの特長を持つ.

- 1. スキャンパス上のすべての C 素子は連続する単一入力変化のパターンを用 いて任意の状態遷移を発生することができるため完全なテストが可能である
- ループに1つしかラッチが存在しない組合せループの問題を解消し,提案するスキャンC素子の遅延オーバーヘッドは今までで最も遅延オーバーヘッドが低いマルチプレクサベースの手法と同等である

図 3.4 に提案するスキャン C 素子の実装例を示す.提案するスキャン C 素子の 構造は2つの部分,オリジナルの C 素子とスキャン制御部から成る.この設計で は,任意の種類の C 素子が利用可能であり,スキャン制御部は表 3.2 に示す機能 を持つ組合せ回路で実現する.スキャン制御部は次の3つの動作を行う.

- 1. 回路の通常動作とテスト中のキャプチャモードで用いる通常動作
- 2. C素子の内部状態を保持するホールド機能
- 3. 提案するスキャンC素子にSIの値を取り込むロード機能



図 3.4 提案スキャン C 素子の実装

表 3.2 スキャン制御部の真理値表

SC	a	b	機能
00	А	В	通常動作 (キャプチャ)
01	0	1	スキャン動作 (ホールド)
10	1	0	スキャン動作 (ホールド)
11	SI	SI	スキャン動作 (ロード)

スキャン制御部の機能を以下に示す.機能1. はSC=00を印加することで,ス キャンC素子は通常動作に移行する.機能2. はSC=01を印加することで,C素 子に対して(a,b)=(0,1)を印加し,SC=10を印加することで(a,b)=(1,0)を印加 する.(a,b)=(0,1),(a,b)=(1,0)のこの2つのパターンをホールドパターンと呼 ぶ.詳細は次の副節で述べるが,提案するスキャンC素子を用いて出力応答を取 り込む際,適切なホールドパターンを印加することでレースを回避することがで きる.機能3. はSC=11を印加することで,SIの値をC素子に取り込む.

#### 3.4.2 キャプチャ時のレース対策

提案するスキャンC素子では、ホールドパターンとして(a,b)=(0,1),(a,b)=(1,0)のいずれかを印加することができる.ここで、内部状態を保持するために(a,b)=(0,1)を印加することを考える.内部状態が1のC素子に対して、(A,B)=(1/0,0)がC素子の入力に伝搬され、スキャン制御がホールドからロードに変わったとき、AがBよりも早く到達したとき内部状態は1/0になり、BがAよりも早く到達したとき内部状態は1/0になり、BがAよりも早く到達したとき内部状態は0になる.つまり、誤りによって内部状態が0になったのか、Bが早着したことにより0になったかが分からず、この取り込んだ応答を評価することができない.

しかし, (a,b)=(1,0)を印加することを考えると, C素子の内部状態はA, Bどち らが早着するに関わらず1/0となり, 誤りを取り込むことが可能である.よって, 提案したスキャンC素子に伝搬してくる出力応答に基づいて適切なホールドパ ターンを選択することでレースを回避することができる.レースフリーのホール ド動作に求められる適切なホールドパターンは, テスト生成時の故障シミュレー ションによって決定することができる.

#### 3.4.3 B-scan パス中のスキャンC素子のテスト

C素子の完全なテストは状態遷移図のすべての状態遷移を確かめることで実現 することができる.つまり,安定状態から単一入力変化のパターンを印加し,そ の出力応答を観測する.ラッチも同様に2入力の順序素子であり,C素子と同様 の手法で完全なテストが可能である.

図 3.5 に提案したスキャン C 素子を 4 つ利用した B-scan パスを示す.B-scan パス上の C 素子を完全にテストするためには,C 素子を安定状態に設定し,C 素 子に対してテストパターンを印加して得られる任意の出力応答を SO で観測する 必要がある.図 3.6 に 2 入力対称 C 素子の状態遷移図を示す.状態遷移図中には 12 個の遷移と 6 個の安定状態があり,C 素子の遷移を変化なし (NOC),出力更新 (OF),出力変化 (OC) の 3 つに分類する.NOC 遷移はC 素子の内部値をホールド する遷移で,(a,b,c)=(0,0,0)  $\rightarrow$  (0,1,0),(0,0,0)  $\rightarrow$  (1,0,0),(1,1,1)  $\rightarrow$  (0,1,1),



図 3.5 提案したスキャンC素子を用いて構成した B-scan パス



図 3.6 2入力対称 C素子の状態遷移図

 $(1,1,1) \rightarrow (1,0,1)$ の4つの遷移が存在する.ただし,cはC素子の内部値を示す. OF 遷移はC素子の内部値と同じ値をロードする遷移であり,(a,b,c)=(0,1,0)  $\rightarrow$  (0,0,0),(1,0,0)  $\rightarrow$  (0,0,0),(0,1,1)  $\rightarrow$  (1,1,1),(1,0,1)  $\rightarrow$  (1,1,1)の4つの遷移が存在する.OC 遷移はC素子の内部値と異なる値をロードする遷移であり,(a,b,c)=(0,1,0)  $\rightarrow$  (1,1,1),(1,0,0)  $\rightarrow$  (1,1,1),(0,1,1)  $\rightarrow$  (0,0,0),(1,0,1)  $\rightarrow$  (0,0,0)の4つの遷移が存在する.

NOC 遷移のうち (0,0,0) → (0,1,0) のテストは次の 2 つの手順で行う.(1) SC1=SC2=11, SI=0 を印加することで B-scan パス上のすべての C 素子を 0 で初 期化する (2) SI=0 を印加しながら SC1=01, SC2=11 と SC1=11, SC2=01 を交 互に印加することでスキャンシフトを行う.ホールドパターン (a,b)=(0,1)をL1 に印加することで,L1のすべてのC素子に対して  $(0,0,0) \rightarrow (0,1,0)$ の遷移が印 加され,その応答がL2でキャプチャされる.同様に,(a,b)=(0,1)をL2に印加 することで,L2のすべてのC素子に対して  $(0,0,0) \rightarrow (0,1,0)$ の遷移が印加さ れ,その応答がL1でキャプチャされる.取り込まれた値は次のスキャンC素子 のスキャンインとして利用されるため,誤りはSOまでシフトアウトされる.他 のNOC遷移についても,SIの値とホールドパターンの組合せを変更することで, 同様にテストできる.

 $(a,b,c)=(0,1,0) \rightarrow (0,0,0)$ のOF 遷移は以下の3つの手順を用いてテストする ことができる.(1)SC1=SC2=11,SI=0を印加することでB-scan パス上のすべ てのC素子を0に初期化する.(2)SC1=SC2=01,SI=0を印加することですべて のC素子に対してホールドパターン (a,b)=(0,1)を印加する.(3)SC1=SC2=11, SI=0を印加することですべてのC素子を0にリセットする.もし,B-scan パス 上のC素子  $s_i$ の遷移  $(0,1,0) \rightarrow (0,0,0)$ に誤りが生じた場合, $s_j$  (i < j)は誤った 値をロードし,誤った値をSOまで伝搬する

B-scan パス上の *i* 番目の C 素子 *s<sub>i</sub>* の (a,b,c)=(0,1,0)  $\rightarrow$  (1,1,1) の OC 遷移は以下の 3 つの手順を用いテストすることができる.(1) SC1=SC2=11, SI=0 を印加することで B-scan パス上のすべての C 素子を 0 に初期化する.(2) *s<sub>i</sub>* に (a,b)=(1,1)が印加されるまで, SI=1を設定しながら, SC1=01, SC2=11 と SC1=11, SC2=01を繰り返しスキャンシフトを行う.(3) SC1=SC2=11, SI=1を印加することですべての C 素子を 1 に設定する.*s<sub>i</sub>* に対しては, ロードパターン(1,1)が印加される前に, (0,1,0)の状態に遷移しており, *s*<sub>1</sub> に対して (a,b,c)=(0,1,0)  $\rightarrow$  (1,1,1)の遷移が印加される.また, 誤りは OF 遷移と同様に SO まで伝搬される.

## 3.5. 実験結果

本節では提案したスキャンC素子の可検査性とオーバーヘッドを評価し,文献 [22]で提案されているマルチプレクサベースの手法と比較する.

B-scan パス上の提案したすべてのスキャン C 素子は, 3.4.3 節で提案したテス

ト手法を用いることで完全なテストが可能である.一方で,B-scanパス上の既存 のスキャンC素子は上述の方法ではテストすることができない.既存のスキャン C素子のテストを行う場合は,"scan enable"をオフにしてテストを行う必要が あり,スキャンパスを用いずに回路中のC素子のテストを行うのは現実的ではな い.もし可能であったとしても完全なテストを行うのは困難である.

提案したスキャンC素子のオーバーヘッドを評価するために,複数の種類のスキ ャン C 素子を標準セルと組み合わせループを用いて実装した.用いた論理合成ツー ルはSynopsys Design Compiler C-2009.06 であり、class.dbとnangate45nm.dbの 2種類のライブラリを用いて論理合成を行った.それぞれのライブラリの面積の 単位は NAND ゲート換算でのゲート数, $\mu m^2$  である.また,これらのライブラ リにはラッチの遅延情報が記されていなかったので, ラッチの遅延を  $\alpha$  として扱 う. 表 3.3 に論理合成結果を示す. ただし, "class.db", "nangate45nm.db"の下 の "Area" はスキャン C 素子の面積, "Delay" は機能パス (A または B から始ま **り**, Z を終点とするパス)の最大遅延を示し, "Original"は DFT なしの C 素子, "Double" はダブルラッチタイプのスキャン C 素子, "Single" はシングルラッチタ イプのスキャン C 素子, "Multiplexer" はマルチプレクサベースのスキャン C 素 子を示す. "Proposed(mux)" は提案したスキャンC素子を図 3.4 のように実装し, スキャン制御論理に対してのみ論理最適化を行った. "Proposed(opt)"は提案し たスキャン C 素子のスキャン制御論理に対して,機能パスの最大遅延としてマル チプレクサベースの手法で得られた遅延値を与え、スキャン制御部の論理最適化 を行った結果を示す.実験結果より,提案したスキャンC素子は完全なテストが 可能であり,オーバーヘッドの面で一番優れる既存の手法と遅延オーバーヘッド を改善,面積オーバーヘッドはほぼ同等で実現できることを示した.

## 3.6. 結言

今までに提案されている非同期式回路に対するL1L2\*スキャン設計手法は,テ ストパターンとキャプチャパターンの間の依存関係により,完全なテストを保証 していなかった.本章では完全なテストに影響を与える依存関係を取り除く2部

	class.db		nangate45nm.db	
	Area	Delay	Area	Delay
Original	4	1.02	2.660	0.08
Double	18	$2.40 + 2\alpha$	10.374	$0.21 + 2\alpha$
Single	13	$2.40 + \alpha$	7.448	$0.21 + \alpha$
Multiplexer	13	2.40	7.448	0.21
Proposed(mux)	19	2.37	10.906	0.20
Proposed(opt)	15	2.11	7.980	0.15

表 3.3 スキャン C素子の論理合成結果

完全スキャン可検査性を提案し,非同期式回路を2部完全スキャン可検査性を満たす回路に設計変更する DFT 手法を提案した.

さらに,C素子の値保持機能をスキャンパスのメモリとして利用する新しいス キャンC素子を提案した.提案したスキャンC素子を用いて構成した2部スキャ ンパス上のすべてのC素子は任意の単一入力変化の遷移を用いたテストが可能で ある.実験結果において,提案したスキャンC素子は低い面積,遅延オーバーヘッ ドで実現可能であることを示した.2部完全スキャン可検査性と提案したスキャ ンC素子を用いることで,非同期式回路を完全にテストすることが可能となる.

今後の課題として,2部完全スキャン設計を行う際に追加されるラッチ数の削減や,スキャンC素子のテスト系列を削減することが挙げられる.追加するラッチを削減するためには,Sグラフの2部化と2部完全スキャンパスの構成を同時に行うことが考えられる.また,出力変化遷移(OC)のテスト系列は各スキャンC素子に対して生成されるため,各遷移のテスト系列の両立性を考慮することでテスト系列の数を削減できる可能性がある.さらに,本論文では論理故障を対象とした完全なテスト手法を提案したが,同期式回路と同様に,非同期式回路に対しても遅延故障に対するテスト手法が,今後必要になると考えられる.非同期式回路に対する遅延故障の定義,モデル化も含め,非常に困難な問題であるが,大きな研究テーマであると考えられる.

55

# 第4章 結論

大規模,高速化する VLSI を効率的に設計するためには GALS 設計が必要不可 欠である.GALS 設計された GALS システムは同期式回路と非同期式回路から成 り,それぞれに品質の高いテスト手法が必要となる.本論文では GALS システム のテスト品質を向上させるために,同期式回路と非同期式回路のテスト品質を向 上させる手法をそれぞれ提案した.

# 4.1. 同期式回路のテスト品質向上

同期式回路に対するテスト容易化設計手法に完全スキャン設計があるが,過剰 テストが発生し,テスト品質が低くなるという問題がある.特にパス遅延故障を テストする際には,多くのパスが通常動作では遷移が伝搬しないフォールスパス であり,歩留まり損失を招きやすい.そこで,フォールスパスを判定することが できれば,過剰テストを緩和することができるが,大規模なゲートレベル回路に 対してフォールスパス判定を行うことは現実的でない.

また,RTL 回路から得られる情報を,論理合成後のゲートレベル回路で利用す ることができれば,高位の設計情報(RTL や高位合成情報)を用いたテスト手法 に有用である.本論文ではRTL とゲートレベルの対応関係を得る手法の1つと して,RTL 回路中のパスとゲートレベル回路中のパスのマッピング手法を初めて 提案した.これまでに提案されている,多数のゲートレベルパスを1つのRTLパ スとして扱う多くの手法はRTL とゲートレベルの間の対応を保証するため,論 理合成に制約を置いてきた.提案したパスマッピング手法を用いることで,論理 合成の制約を緩和でき,これらの手法の適用範囲を広げることができる.例えば, 境界保存論理合成を仮定しているRTL 設計情報を用いたフォールスパス判定方 法 [10] も,この仮定を置かないで合成された回路に対しても適用可能となる.実 験結果から,複数のベンチマーク回路に対して平均 90.9%の RTL パスと 91.0% のビットスライス RTL パスに対応するゲートレベルパスを得ることができた.こ れは"単一"のビットスライス RTL 信号線とゲートレベル信号線の機能等価関係 を用いた手法で得られる,ほぼ最大のパスマッピング率である.

さらに,RTL フォールスパスの情報を最大限ゲートレベルで利用するために, 完全なパスマッピングを実現するマッピング箇所保存論理合成手法を提案した. 実験結果により,提案手法は面積,遅延オーバーヘッドを緩和し,フォールスパ ス情報をRTL からゲートレベルへ伝搬する能力が向上したことを示した.さら に,速度マージンへの影響を調べ,提案手法はその影響を緩和したことを示した.

# 4.2. 非同期式回路のテスト品質向上

非同期式回路に対するテスト容易化設計手法としては,LSSDのスキャン素子 を用いて組合せループを切る手法があるが,面積,遅延オーバーヘッドが大きい という問題がある.そこで,そのオーバーヘッドを軽減するために,L1L2\*スキャ ン設計を用いたテスト手法が提案されているが,非同期式回路に対して完全なテ ストを保証できないという問題があった.本論文では完全なテストに影響を与え る依存関係を取り除く2部完全スキャン可検査性を提案し,非同期式回路を2部 完全スキャン可検査性を満たす回路に設計変更するDFT手法を提案した.

さらに,C素子の値保持機能をスキャンパスのメモリそして利用する新しいス キャンC素子を提案した.提案したスキャンC素子を用いて構成した2部スキャ ンパス上のすべてのC素子は任意の単一入力変化の遷移を用いたテストが可能 である.実験結果において,提案したスキャンC素子は低い面積,遅延オーバー ヘッドで実現可能であることを示した.2部完全スキャン可検査性と提案したス キャンC素子を用いることで,非同期式回路を完全にテストすることが可能とな り,テスト品質を向上させることができる.

# 謝辞

本研究の機会を与えた下さるとともに、本研究の全過程を通じて絶えず懇切丁 寧な御指導,ご助言をいただきました藤原秀雄教授に心から感謝致します.本研 究に際して,有益な御指導を頂きました中島康彦教授に深く感謝致します.本研 究にあたり,有益な御指導,御助言を頂きました井上美智子准教授に心から感謝 致します.本研究の全過程を通じて,日頃より絶えず貴重な御討論,御助言を頂 き,懇切丁寧に直接的な御指導を頂きました大竹哲史助教に心から感謝致します. 本研究にあたり、有益な御指導、御助言を頂きました米田友和助教に心から感謝 致します.本研究に際して,有益な御指導,御助言を頂きました広島市立大学の 井上智生教授,吉川祐樹助教に深く感謝致します.本研究に際して,有益な御指 導,御助言を頂きました(株)半導体理工学研究センター (STARC)の宮本俊介 |技監,大西洋一上級研究員(株)ルネサステクノロジの松島潤氏,シャープ(株) の岡田和久氏,三洋電機(株)の向野守氏に深く感謝致します.最後に,本研究 を進めるにあたり,日頃より御協力頂いたコンピュータ設計学講座の諸氏に感謝 致します.本研究は一部,半導体理工学研究センター(STARC)との共同研究, 及び,科学技術振興機構 (JST)の戦略的創造研究推進事業 (CREST)の研究領域 「ディペンダブル VLSI システムの基盤技術」の「フィールド高信頼化のための回 路・システム機構」の共同研究,及び,日本学術振興会科学技術研究費補助金・ 基盤研究 B (課題番号 20300018),及び若手研究 B (課題番号 22700054)の研究助 成による.

# 参考文献

- International technology roadmap for semiconductors 2009 edition: Design, 2009.
- [2] 当麻喜弘, 南谷崇, 藤原秀雄. フォールトトレラントシステムの構成と設計. 槇書店, 1991.
- [3] Henrik Hulgaard, Steven M. Burns, and Gaetano Borriello. Testing asynchronous circuits: a survey. *Integration, the VLSI Journal*, Vol. 19, No. 3, pp. 111–131, 1995.
- [4] K.-T. Cheng and H.-C. Chen. Classification and identification of nonrobust untestable path delay faults. *IEEE Transactions on Computer-Aided Design* of Integrated Circuits and Systems, Vol. 15, No. 8, pp. 845–853, August 1996.
- [5] Seiji Kajihara, Kozo Kinoshita, Irith Pomeranz, and Sudhakar M. Reddy. A method for identifying robust dependent and functionally unsensitizable paths. In *Proceedings of International Conference on VLSI Design*, pp. 82– 87, January 1997.
- [6] Yun Shao, Sudhakar M. Reddy, Seiji Kajihara, and Irith Pomeranz. An efficient method to identify untestable path delay faults. In *Proceedings of* the 10th Asian Test Symposium, pp. 233–238, 2001.
- [7] Angela Krstić, Srimat T. Chakradhar, and Kwang-Ting (Tim) Cheng. Testable path delay fault cover for sequential circuits. In *Proceedings of European Design Automation Conference with EURO-VHDL '96*, pp. 220–226, September 1996.

- [8] Ramesh Tekumalla and P.R. Menon. Identifying redundant path delay faults in sequential circuits. In *Proceedings of the Ninth International Conference* on VLSI Design, pp. 406–411, January 1996.
- [9] Mehrdad Nourani and Christos A. Papachristou. False path exclusion in delay analysis of RTL structures. *IEEE Transactions on Very Large Scale Integration Systems*, Vol. 10, No. 1, pp. 30–43, February 2002.
- [10] Yuki Yoshikawa, Satoshi Ohtake, and Hideo Fujiwara. False path identification using RTL information and its application to over-testing reduction for delay faults. In *Proceedings of the 16th Asian Test Symposium*, pp. 65–68, October 2007.
- [11] Thomas Edison Yu, Tomokazu Yoneda, Satoshi Ohtake, and Hideo Fujiwara. Identifying non-robust untestable RTL paths in circuits with multicycle paths. In *Proceedings of the 17th Asian Test Symposium*, pp. 125–130, November 2008.
- [12] 池田直嗣, 大竹哲史, 井上美智子, 藤原秀雄. 高位合成情報を用いた RTL フォー ルスパス判定. Technical Report 482, Feb. 2008.
- [13] Satoshi Ohtake, Naotsugu Ikeda, Michiko Inoue, and Hideo Fujiwara. A method of unsensitizable path identification using high level design information. In Conference: International conference on Design & Technology of Integrated Systems in nanoscale era, Mar. 2010.
- [14] Srivaths Ravi, Indradeep Ghosh, Vamsi Boppana, and Niraj K. Jha. Faultdiagnosis-based technique for establishing RTL and gate-level correspondences. *IEEE Transactions on Computer-Aided Design of Integrated Circuits* and Systems, Vol. 20, No. 12, pp. 1414–1425, December 2001.
- [15] Andreas Kuehlmann and Florian Krohm. Equivalence checking using cuts and heaps. In Proceedings of the 34th Design Automation Conference, pp. 263–268, June 1997.
- [16] Synopsys, inc. Formality User Guide, c-2009.06 edition, June 2009.
- [17] Yuki Yoshikawa, Satoshi Ohtake, Tomoo Inoue, and Hideo Fujiwara. A synthesis method to alleviate over-testing of delay faults based on RTL don't care path identification. In *Proceedings of the 27th IEEE VLSI Test Sympo*sium, pp. 71–76, May 2009.
- [18] Yuki Yoshikawa, Satoshi Ohtake, Tomoo Inoue, and Hideo Fujiwara. Fast false path identification based on functional unsensitizability using RTL information. In *Proceedings of Asia and South Pacific Design Automation Conference*, pp. 660–665, January 2009.
- [19] Aristides Efthymiou, John Bainbridge, and Douglas A. Edwards. Test pattern generation and partial-scan methodology for an asynchronous SoC interconnect. *IEEE Transactions on Very Large Scale Integration Systems*, Vol. 13, No. 12, pp. 1384–1393, 2005.
- [20] Satoshi Ohtake and Kewal K. Saluja. A systematic scan insertion technique for asynchronous on-chip interconnects. In *Digest of papers of Workshop on Low Power Design Impact on Test and Reliability*, May 2008.
- [21] Frank te Beest, Ad Peeters, Kees Van Berkel, and Hans Kerkhoff. Synchronous full-scan for asynchronous handshake circuits. *Journal of Electronic Testing*, Vol. 19, No. 4, pp. 397–406, 2003.
- [22] Frank te Beest and Ad Peeters. A multiplexor based test method for selftimed circuits. In Proceedings of the 11th IEEE International Symposium on Asynchronous Circuits and Systems, pp. 166–175, 2005.
- [23] Feng Shi and Yiorgos Makris. Testing delay faults in asynchronous handshake circuits. In Proceedings of 2006 IEEE/ACM international conference on Computer-aided design, pp. 193–197, 2006.

- [24] S. DasGupta, P. Goel, R. G. Walther, and T. W. Williams. A variation of LSSD and its implications on design and test pattern generation in VLSI. In *Proceedings of International Test Conference*, pp. 63–66, 1982.
- [25] Miron Abramovici, Melvin A. Breuer, and Arthur D. Friedman. Digital Systems Testing and Testable Design. Wiley-IEEE Press, 1994.
- [26] Jordi Cortadella, Michael Kishinevsky, Alex Kondratyev, Luciano Lavagno, and Alex Yakovlev. Petrify: A tool for manipulating concurrent specifications and synthesis of asynchronous controllers. *IEICE Transsaction on Information & Systems*, Vol. 80, No. 3, pp. 315–325, 1997.
- [27] J. Sparso and S. Furber. Principles of Asynchronous Circuit Design A system perspective. Kluwer Academic Publishers, 2002.
- [28] K.M. Fant and S.A. Brandt. NULL convention logic<sup>TM</sup>: a complete and consistent logic for asynchronous digital circuit synthesis. In Proceedings of International Conference on Application Specific Systems, Architectures and Processors, pp. 261–273, 1996.