NAIST-IS-DD0561006

博士論文

時間展開モデルに基づくレジスタ転送レベル回路の 非スキャンテスト容易化設計法に関する研究

岩田 浩幸

2007年3月16日

奈良先端科学技術大学院大学 情報科学研究科 情報処理学専攻

本論文は奈良先端科学技術大学院大学情報科学研究科に 博士(工学)授与の要件として提出した博士論文である。

岩田 浩幸

審査委員:

藤原 秀雄 教授

松本 健一 教授

井上 美智子 助教授

時間展開モデルに基づくレジスタ転送レベル回路の 非スキャンテスト容易化設計法に関する研究*

岩田 浩幸

内容梗概

VLSIの大規模化に伴い, VLSIのテスト費用の増加が重要な問題となっている. テスト費用を削減するために,回路にハードウェアを付加することによりテスト を容易にするテスト容易化設計が提案されている.完全故障検出効率を達成する 実用的なテスト容易化設計法として完全スキャン設計がある.しかし,この手法 では,面積オーバーヘッドが大きい,テスト実行時間が非常に長いという問題点を 抱えている.近年,レジスタ転送レベル(RTL)のコントローラ/データパス回路 を対象とした非スキャン方式によるテスト容易化設計法が提案されており,テス ト実行時間を大幅に削減することに成功している.しかし,依然として面積オー バーヘッドが大きいという問題が残されている.

本論文では, 従来の RTL 回路を対象とした非スキャン設計法における面積オー バーヘッドを削減することを目的とする.まず, RTL 回路に対するテスト容易性 として部分強可検査性を定義する.さらに, RTL 回路を部分強可検査にするテス ト容易化設計法及び時間展開モデルに基づく部分強可検査 RTL 回路に対するテ スト生成法を提案する.評価実験では,提案手法は実用的なテスト生成時間で完 全故障検出効率を達成し,従来の RTL 回路を対象とした非スキャン設計法と比較 して, 面積オーバーヘッド及びテスト系列長を大幅に改善できたことを示す.

キーワード

テスト容易化設計, RTL 回路, 時間展開モデル, 部分強可検査, 完全故障検出効率

*奈良先端科学技術大学院大学 情報科学研究科 情報処理学専攻 博士論文, NAIST-IS-DD0561006, 2007 年 3 月 16 日.

Studies on a Non-Scan Design for Testability Method Based on Time Expansion Model for Register Transfer Level Circuits^{*}

Hiroyuki Iwata

Abstract

With the progress of semiconductor technology, testing of VLSI circuits becomes more difficult and the cost is increasing. To reduce the cost of testing, design-fortestability (DFT) techniques have been proposed. The most widely used DFT technique is the full scan approach. However, it requires large hardware overhead and long test application time. Recently, a non-scan DFT approach for register transfer level (RTL) controller-datapath circuits has been proposed to reduce the test application time. However, the required hardware overhead becomes too large.

In this thesis, the main objective is to reduce the hardware overhead caused by the previous non-scan DFT approach for RTL circuits. First, partially strongly testability is defined as the testability of RTL circuits. Then, we propose a DFT method to make an RTL circuit partially strongly testable and a test generation method for partially strongly testable circuits based on time expansion model. In the experimental results, the proposed method can achieve complete fault efficiency within practical test generation time and drastically reduce hardware overhead and test application time compared to the previous approach.

Keywords:

design-for-testability, register transfer level circuit, time expansion model, partially strong testability, complete fault efficiency

^{*}Doctoral Dissertation, Department of Information Processing, Graduate School of Information Science, Nara Institute of Science and Technology, NAIST-IS-DD0561006, March 16, 2007.

研究業績

- 学術論文誌
 - 岩田浩幸,米田友和,大竹哲史,藤原秀雄,"完全故障検出効率を保証 する RTL データパスの部分強可検査性に基づくテスト容易化設計法," 電子情報通信学会論文誌(DI), Vol. J89-D No.8, pp.1463-1653, Aug. 2006.
- 国際会議(査読付き)
 - Hiroyuki Iwata, Tomokazu Yoneda, Satoshi Ohtake and Hideo Fujiwara, "A DFT Method for RTL Data Paths Based on partially strong testability to Guarantee Complete Fault Efficiency," 14th Asian Test Symposium, pp. 306-311, Dec. 2005.
 - Hiroyuki Iwata, Tomokazu Yoneda and Hideo Fujiwara, "A New Non-Scan DFT Method Based on the Time Expansion Model for RTL Controller-Datapath Circuits," 7th Workshop on RTL and High Level Testing, pp. 7-12, Nov. 2006.
 - Hiroyuki Iwata, Tomokazu Yoneda and Hideo Fujiwara, "A Non-Scan DFT Method for the Time Expansion Model at the Register Transfer Level," 44th Design Automation Conference (To appear)

• 研究会発表

- 岩田浩幸,米田友和,大竹哲史,藤原秀雄,"完全故障検出効率を保証するデータパスの部分強可検査設計について,"第52回FTC研究会,Jan. 2005.
- 2. 岩田 浩幸,米田 友和,大竹 哲史,藤原 秀雄,"完全故障検出効率を保証 するデータパスの部分強可検査設計,"信学技報 (DC2004-92), Vol. 104, No. 664, pp.1-6, Feb. 2005.

目 次

第1章	序論	1
第2章	テスト容易化設計法	4
2.1.	論理回路のテスト............................	4
	2.1.1 故障モデル	4
	2.1.2 テストの評価尺度	4
	2.1.3 回路のテスト生成	5
2.2.	テスト容易化設計............................	6
	2.2.1 完全スキャン設計	6
	2.2.2 レジスタ転送レベル回路	8
	2.2.3 RTL 回路の強可検査テスト容易化設計法	9
第3章	諸定義	12
3.1.	対象 RTL 回路	12
3.2.	部分強可検査性	14
第4章	部分強可検査性に基づくレジスタ転送レベルデータパスのテスト容	
	易化設計法	19
4.1.	問題の定式化・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	19
4.2.	テスト容易化設計法	20
	4.2.1 制御林の決定	21
	4.2.2 依存関係の解消	25
	4.2.3 時間展開モデルの生成	26
4.3.	実験結果...............................	29
4.4.	むすび	33

第5章	部分強	可検査性	に基つ	がくし	ッジン	スタ	転这	έレ	ベノ	レ回]路	_ອ	,	スト	~容	易	化彭	ł
	計法																	34
5.1.	問題の	定式化 .						•										34
5.2.	提案手	法の概要						•			•		•					35
5.3.	テスト	容易化設	計法					•			•		•					36
	5.3.1	制御林の	決定								•		•					37
	5.3.2	観測林の	決定					•			•		•					39
	5.3.3	依存関係	の解消	肖.				•					•					40
	5.3.4	テストコ	ントロ	1-5	うの	生成		•					•		•			40
5.4.	部分強	可検査 R1	「L 回足	各に文	すす	るテ	ス	ト生	成	法			•		•			42
5.5.	実験結	果....									•		•					45
5.6.	むすび					· • •		•			•		•					50
第6章	結論																	51
謝辞																		53
参考文南	ť																	54

図目次

2.1	順序回路の時間展開モデル........................	6
2.2	完全スキャン設計............................	7
2.3	レジスタ転送レベル回路	8
2.4	文献 [14] の手法	9
2.5	データパスの例	0
2.6	ADD に対するテストプラン 1	0
4.1	スルー 機能の実現例	0
4.2	データパスの例 2	2
4.3	制御林の例 2	3
4.4	m2の制御経路2	5
4.5	時間展開モデルの例	6
5.1	[14] の DFT 例	6
5.2	提案手法の DFT 例 3	6
5.3	RTL 回路の例 3	7
5.4	制御林の例	8
5.5	観測林の例	8
5.6	ホールド機能の付加 3	9
5.7	m2の制御林	9
5.8	テストコントローラの出力パターン例4	2
5.9	部分強可検査 RTL 回路	3
5.10	時間展開モデルの例	4

表目次

4.1	データパスの特性............................	29
4.2	面積オーバーヘッド	30
4.3	故障検出効率	30
4.4	テスト生成時間	31
4.5	テスト実行時間	31
5.1	RTL 回路全体の面積	45
5.2	コントローラの特性	45
5.3	データパスの特性.............................	46
5.4	面積オーバーヘッド	47
5.5	外部ピンオーバーヘッド	48
5.6	故障検出効率	48
5.7	テスト生成時間	49
5.8	テスト実行時間	49

第1章

序論

VLSIの大規模化,複雑化に伴い,VLSIのテストはますます困難な問題となっ ており,テストの費用の削減及びテストの質の向上が求められている.一般的な テストは,故障の有無で出力が異なるような入力系列(テスト系列)を外部テス タで印加しその応答を観測することで行われる.このようなテスト系列を求める 操作をテスト生成という.テスト費用を示す評価尺度として,テスト生成時間や テスト実行時間がある.テストの質を示す評価尺度として,故障検出効率がある. 故障検出効率とは,テスト生成アルゴリズムによって生成されたテスト系列が, 回路中のテスト生成の対象となる故障を検出または冗長と判定できる割合のこと をいう.特に,故障検出効率が100%のとき,完全故障検出効率という.ここで, 冗長故障数とは,回路の動作に影響を与えない故障をいう.本研究で対象とする 故障モデルは,単一縮退故障とする.

組合せ回路のテスト生成は,効率の良いテスト生成アルゴリズムが考案されて おり,実用的なテスト生成時間で完全故障検出効率を達成するテスト系列が生成 可能である[1].これに対して,順序回路に対するテスト生成では,一般に回路を 時間展開する方法が用いられる[1].これは,順序回路をフリップフロップ(FF) のない組合せ回路(時間展開モデル)として考えてテスト生成を行う方法である. この時間展開モデルにおいて,検出可能な故障を全て検出するのに必要な時間展 開数は,最悪の場合,回路中のFF数の指数のオーダーの複雑度になる可能性が あり,順序回路のテスト生成に膨大な時間がかかる.しかし,無閉路順序回路の

1

時間展開モデルに対しては,実用的なテスト生成時間によるテスト生成が可能で ある[2,3].

テスト困難な順序回路に対して,テスト容易な回路に設計変更するテスト容 易化設計が提案されている.代表的なテスト容易化設計法として完全スキャン 設計法[1],[4]がある.この手法では,スキャンFFを擬似外部入力及び擬似外部 出力とみなすことで,組合せ回路用のテスト生成アルゴリズムが適用可能であ る.従って,実用的なテスト生成時間で完全故障検出効率を達成するテスト系 列を生成することができる.しかし,生成したテスト系列の印加のためにはス キャンシフト動作が必要となるため,実動作速度でのテスト実行が困難である という問題がある.また,FFの数に比例してテスト実行時間が爆発的に大きく なるという問題点もある.このため,将来的には,外部テスタのメモリにテス ト系列が格納できなくなり,テスト実行が困難になる問題が発生する可能性が ある.これらの問題点を解消するために,レジスタ転送レベル(RTL)のコント ローラ/データパスを対象とする非スキャンテスト容易化設計法が提案されてい る[5,6,7,8,9,10,11,12,13,14,15,16,17,18].

文献[14]では,RTLコントローラ/データパス回路全体に対して完全故障検出 効率を達成するテスト容易化設計法が提案されている.文献[14]の手法では,コ ントローラに対しては文献[15]の方法を適用し,データパスに対しては文献[16] の手法を適用する.そして,テストコントローラを回路内部に付加し,そのテスト コントローラからデータパスへ制御信号を供給することで,少ないピンオーバー ヘッドで実動作速度テストを可能としている.文献[14]の手法は,組合せテスト 生成が適用可能であり,短いテスト生成時間で完全故障検出効率を達成できる. また,完全スキャン設計法と比較して,大幅にテスト実行時間を削減することに 成功している.しかしながら,テストコントローラは,各回路要素に対するテス トプランおよび,その回路要素の制御入力へのテストパターンを発生する必要が あり,その面積は大きい.また,テストコントローラからの制御入力と通常動作 時のコントローラからの制御入力を切り替えるためのMUX も必要となる.この ため,面積オーバーヘッドは完全スキャン設計法よりも大きくなるという問題点 がある.

2

そこで,本研究では,RTLコントローラ/データパスを対象とし,面積オーバー ヘッドを削減するテスト容易化設計法を提案する.提案手法では, RTL 回路の時 間展開モデルに対して,実用的なテスト生成時間で完全故障検出効率を達成する ための性質として,部分強可検査性を定義する.部分強可検査RTL回路は,文献 [14] と比較してテスト実行時間をさらに削減可能であり,完全故障検出効率を達 成可能,実動作速度テストが可能であるという多くの利点を持つ.まず,4章で は, RTL データパスのみを対象とし, [16] と比較して面積オーバーヘッドを削減 しテスト容易化設計法を提案する.次に,5章では,4章の手法をRTL回路全体 に拡張したテスト容易化設計法を提案する.部分強可検査 RTL 回路では,データ パスへの制御信号は、テストコントローラではなく可能な限り通常動作のコント ローラを用いてデータを供給する.また,コントローラへの状態信号は,データ パスを用いて供給する.これにより,文献[14]に比べ,データパスとコントロー ラを分離するための MUX およびテストコントローラに要求される出力パターン 数は少なくなり、その面積および遅延オーバーヘッドを削減することが可能とな る.また,対象回路全体を同時にテスト実行することにより,テスト実行時間の 短縮が可能となる.

第2章

テスト容易化設計法

本章では,故障モデルと回路のテスト生成について述べる.次に,従来のテスト容易化設計法について説明する.

2.1. 論理回路のテスト

2.1.1 故障モデル

論理回路(以降回路と呼ぶ)を構成する要素に存在する物理的欠陥を回路の故 障という.回路が実現している論理機能を変化させる故障を論理故障とよぶ.代 表的な論理故障には,回路内の信号線の値が1または0に固定される縮退故障が ある.信号線!に発生し得る縮退故障は,!が論理値1に固定される1縮退故障と, 0に固定される0縮退故障に分けられる.1個の論理回路において同時に1個の 故障しか存在しないと仮定したものを単一縮退故障という.本論文では,単一縮 退故障のみを対象とする.

2.1.2 テストの評価尺度

回路のテストとは,論理回路上の故障の有無を調べることを指す.回路にテスト系列を印加したときの出力応答を観測し,期待値と比較することで故障を検出

する.テストは,テスト系列を生成するテスト生成と,外部テスタを用いてテス ト系列を回路に印加しその応答を観測するテスト実行から成る.一般にテスト生 成は自動テストパターン生成系(ATPG)を用いて行われる.ATPGは,故障に 対してテストパターンの生成を試み,故障に対するパターンを求めるか,冗長で あるかを判断する.その際,計算時間の問題から冗長判定を打ち切ることがある. テスト生成は設計した回路に対して一度行われるのに対し,テスト実行は製造し た回路毎に必要となる.

テスト費用を示す評価尺度として,テスト生成時間やテスト実行時間がある. また,テストの質を示す評価尺度として,故障検出効率がある.故障検出効率と は,ATPGによって生成されたテスト系列が,回路中のテスト生成の対象となる 故障を検出または冗長と判定できる割合のことをいい,次式で与えられる.

故障検出効率 = <u>検出故障数 + 冗長故障数</u> 全故障数

特に,故障検出効率が100%のとき,完全故障検出効率という.ここで冗長故障とは,任意の入力系列に対して故障が回路の出力応答に影響を与えない故障をいう. また,回路中のテスト生成の対象となる故障を検出できる割合を故障検出率という.

2.1.3 回路のテスト生成

回路には,組合せ回路と順序回路がある.組合せ回路は,回路の出力値が印加 された入力値にのみ依存する回路である.これに対して順序回路は,回路の出 力地が印加された入力値と回路の内部状態に依存する回路である.現在,組合せ ATPG は効率のよいテスト生成アルゴリズムが提案されており,実用的なテスト 生成時間で完全故障検出率を達成することができる.

順序回路に対するテスト生成は,図2.1に示すように回路を時間展開すること により全体としてFFのない組合せ回路(時間展開モデル)として考えることが できる.時間展開モデルでは,元の順序回路の単一故障が,同一の組合せ論理部 が繰り返し現れることにより,多重故障として現れる.従って,時間展開モデル に対するテスト生成では多重故障を扱う必要がある.図2.1において,Y(t)は時 刻 *t* における FF の状態に対応し *X*(*t*) および *Z*(*t*) は *t* の外部入力および外部出力 を表す.また,回路 *C* は順序回路の組合せ回路部を表す.時間展開モデルに対し て組合せ ATPG をして求めたテスト系列を元の順序回路に適用できるように変換 することで,順序回路中の故障を発見できる.

順序回路中の故障を検出するのに必要な時間展開数は,最悪の場合,回路中の FFが全ての状態に遷移する時間展開数が必要となり,多くの計算時間を必要とす る.順序ATPGでは,一般的に実用的な時間で高い故障検出効率を持つテスト系 列を求めることが困難である.そこで,順序回路のテスト生成が容易となるよう にハードウェアを付加することで,故障検出効率又はテスト実行時間を改善する テスト容易化設計法が提案されている.



図 2.1 順序回路の時間展開モデル

2.2. テスト容易化設計

2.2.1 完全スキャン設計

代表的なテスト容易化設計法として完全スキャン設計法がある.完全スキャン 設計法では,順序回路に含まれる全てのFFをスキャンFFに置き換える.スキャンFFは,通常動作時のデータ入力とスキャン入力を切替えてFFに入力可能にしたもので,FFにMUXを付加することで実現できる.全てのスキャンFFが,外部から制御及び観測可能な1個かまたは複数個のシフトレジスタとして動作する



図 2.2 完全スキャン設計

ようにスキャンモードを回路に付加する.回路をスキャンモードに設定しシフト レジスタのシフト動作させることにより,全てのFFに対して任意の値の印加及 び観測ができるようになる.従って,全てのスキャンFFを擬似外部入力及び擬 似外部出力とみなすことができるので,テスト生成の対象となる回路(核回路) は組合せ回路となる.この組合せに対して,組合せ回路用のテスト生成アルゴリ ズムを用いてテスト生成を行うことで,実用的な時間で完全故障検出効率を達成 するテスト系列を生成することができる.しかし,この手法には以下のような問 題点がある.

- 全ての FF をスキャン FF に置き換えるので,付加ハードウェアによる面積 オーバヘッドが大きい.
- テスト実行の際に、スキャンシフト動作を行うので、テスト実行時間が長くなる。
- スキャンシフト動作は、通常動作時におけるクロックよりも遅いクロック
 を用いるため、実動作速度テスト実行(at-speed test)が困難である.
- FF 数に比例してテスト実行時間が増大するため,将来的には外部テスタの



図 2.3 レジスタ転送レベル回路

メモリにテスト系列が収まりきらなくなり,テスト実行が困難になる可能 性がある.

スキャン設計におけるテスト実行時間及び実動作速度テストが困難である点を 改善するためのテスト容易化設計として,非スキャンテスト容易化設計法[13,14, 16,17]がある.非スキャンテスト容易化設計では,回路の通常動作時に用いる データ転送経路を用いてFFの制御及び観測ができるように回路を設計変更する. 従って,実動作速度テスト実行が可能となり,テスト実行時間を短くできる.

2.2.2 レジスタ転送レベル回路

近年,論理合成前のレジスタ転送レベル(RTL)回路の情報を用いることで, 完全スキャン設計法と比較してテスト実行時間が削減可能なテスト容易化設計 法が提案されている.RTL回路は,一般にコントローラとデータパスからなる. データパスは入力されるデータを処理し,コントローラはデータパスの動作を制 御する.コントローラは状態遷移図で記述され,データパスは回路要素と回路要 素同士を接続する信号線で記述される.回路要素は,レジスタ,マルチプレクサ (MUX),演算モジュールなどに分類される.信号線は,データ信号線,制御信



図 2.4 文献 [14] の手法

号線,状態信号線に分類される.データ信号線は各回路要素の入出力間を接続する.制御信号線は,コントローラからデータパスの各回路要素を制御するための 信号を与える信号線である.状態信号線は,データパスの各回路要素の状態をコ ントローラへ出力するための信号線である.

2.2.3 RTL 回路の強可検査テスト容易化設計法

実動作速度テストが可能であり,完全故障検出効率を達成できるRTL 回路全体 を対象としたテスト容易化設計の一つとして,文献[14]の手法がある.この手法 では,与えられたRTL コントローラ/データパス回路に対して,コントローラ に対しては文献[15]の手法と適用し,データパスに対しては文献[16]の手法を 適用する.これらの手法は,制御信号線および状態信号線が外部から制御及び観 測が可能であると仮定していため,適用するために,コントローラとデータパス 間にMUX を付加する(図2.4).これにより,コントローラに対しては,データ パスの外部入出力を用いることで,任意の値の印加及び観測が可能となる.従っ て,文献[15]の手法が適用可能となり,完全故障検出効率が達成できる.

データパスに対しては,テスト用のコントローラ(テストプラン生成回路)を 用いて,データパスに必要な制御信号を供給する.テストプランとは,外部入力



時刻	ΡI	PO	M1	R1	R2	R3	D1
1	Т	х	х	х	1	х	х
2	х	х	1	1	0	x	х
3	х	х	х	х	х	1	Т
4	х	R	х	х	х	x	х

T: テストパターン R: 応答観測 x: don't care

図 2.5 データパスの例

図 2.6 ADD に対するテストプラン

からテスト対象となる回路要素の入力ヘテストパターンを印加し,その出力応答 を外部出力へ伝播するための制御入力の時系列をいう.文献[16]の手法は,階層 テスト生成[19,20]に基づいており,以下の2段階でテスト生成を行う.初めに, 組合せ回路である回路要素単体に対して組合せ回路用のテスト生成アルゴリズム を適用してテスト生成を行う.次に,各回路要素に対して外部入力から回路要素 の入力へ任意の値を伝搬し,その回路要素の任意の出力を外部出力へ伝搬するめ のテストプランを求める.文献[16]では,データパスの全ての回路要素に対して テストプランの存在を保証する性質として強可検査性を定義している.

定義1(データパスの強可検査性) データパス DP の任意の回路要素 M が,以下の2つの条件を満たすとき, DP は強可検査であるという.

- 1. 外部入力から任意の値を M のデータ入力端子に伝達可能(強可制御性)
- 2. Mのデータ出力端子に表れる任意の値を外部出力まで伝達可能(強可観測性)

文献 [16] のテスト容易化設計法では,データパス中の全ての回路要素に対して スルー機能を付加することで,データパスを強可検査にする.図2.5 に強可検査 データパスの例を示す.図中の ADD に対するテストプランを図2.6 に示す.ADD 単体に対してテスト生成を行い,図2.6 のテストプランを用いて生成したテスト パターンの印可及び応答の観測を行うことで,ADD に対するテスト実行が可能 である.各回路要素に対するテスト生成では,組合せ回路用のテスト生成アルゴ リズムが適用可能であり,容易に完全故障検出効率を達成できる.データパスが 強可検査性を満たすとき,各回路要素毎にテストプランを用いて,各回路要素に 対するテスト系列の印加及び応答の観測を行うことで,データパス全体に対して 完全故障検出効率を達成可能である.従って,RTL 回路全体での完全故障検出効 率が達成可能となる.

文献 [14] の手法では,完全スキャン設計法と比較してテスト実行時間を大幅 に削減することに成功している.しかしながら,データパスの回路要素数の増加 に伴い面積オーバーヘッドは大きくなる.また,テストコントローラの面積オー バーヘッドが大きいために,結果としてテスト容易化設計に必要な面積オーバー ヘッドは完全スキャン設計よりも大きくなるという問題点が残されている.

文献 [17] の手法では, テストコントローラの代わりに既存のコントローラに 対して, テストプランを出力させる状態遷移を追加する.これにより, 面積オー バーヘッドを大幅に削減することに成功している.しかし, テストコントローラ を使う場合よりテストプラン長が長くなる場合が存在するため, テスト実行時間 が長くなる場合がある.また, 既存のコントローラに対して状態遷移を追加して いくため, テストコントローラの付加に比べて遅延オーバーヘッドが大きくなる 可能性があるという問題点がある.

第3章

諸定義

本論文では, 文献 [14] の手法の利点である短いテスト実行時間及び実動作速度 テスト可能を達成し, 文献 [14] の手法より面積オーバーヘッドを削減したテスト 容易化設計法の提案を目標とする.また,本論文で提案するテスト容易化設計法 は,レジスタ転送レベル(RTL)回路を対象とする.提案手法では,実用的なテ スト生成時間で完全故障検出効率を達成する時間展開モデルを生成可能なRTL回 路の性質として部分強可検査性を新しく導入し,それに基づくテスト容易化設計 法及びテスト生成法を提案する.本章では,提案手法が対象とするRTL回路及 び,部分強可検査性の定義を行う.

3.1. 対象 RTL 回路

RTL 回路はコントローラとデータパスで構成される.コントローラは,状態レ ジスタ(SR)と組合せ論理回路(CL)で構成される.データパスは,外部入力 (PI),外部出力(PO),ホールドレジスタ(HR),ロードレジスタ(LR),マル チプレクサ(MUX),演算モジュール及び観測モジュールで構成されるとする. 各回路要素は,入出力端子を持ち,入出力端子は,データ入力端子,データ出力 端子,制御入力端子,制御出力端子,状態入力端子,状態出力端子に分類される.

以下に,具体的な各回路要素の入出力端子の構成を示す.

外部入力(PI):1個のデータ出力端子を持つ.

外部出力 (PO): 1 個のデータ入力端子を持つ.

組合せ論理回路(CL):2個のデータ入力端子,高々2個のデータ出力端子,複数の制御出力端子及び状態入力端子を持つ.CLとデータパスの各回路要素を接続する入出力端子が,CLの制御出力端子及び状態入力端子となる.

状態レジスタ (SR): 1 個のデータ入力端子, 1 個のデータ出力端子を持つ.

- ホールドレジスタ (**HR**): 1 個のデータ入力端子, 1 個のデータ出力端子および, 1 個の制御端子を持つ.
- ロードレジスタ(LR):1個のデータ入力端子と1個のデータ出力端子を持つ.
- マルチプレクサ (MUX): 2個のデータ入力端子,1個のデータ出力端子.1個の 制御端子を持つ.
- 演算モジュール (CM): 1 個または2 個のデータ入力端子,1 個のデータ出力端 子,高々1 個の制御端子,高々1 個の観測端子の観測端子を持つ.CM はさ らに CMA と CMB の2つの種類に分類する.CMA は出力端子の値を入力 端子の値の関数で表したとき,出力関数が全射となる CM とし,CMB は全 射とならない CM をとする.具体的には,CMA はデータ入力端子のビット 幅が等しい加算器や減算器や乗算器である.また,CMB は定数倍の乗算器 のように出力の一部のビットが常に固定値となるような演算モジュールで ある.
- 観測モジュール (OM): 1 個または2 個のデータ入力端子,高々1 個の制御端子, 1 個の観測端子を持つ.

各回路要素のデータ入力端子は,少なくとも1つの外部入力から到達可能であり, 各回路要素のデータ出力端子は,少なくとも1つの外部出力へ到達可能であると する.CL, MUX, CM, OM を組合せ回路要素と呼ぶ.

各回路要素は信号線で接続される.信号線は,データ信号線,制御信号線,状 態信号線に分類する.データ信号線は,回路要素のデータ出力端子とデータ入力 端子を接続する.制御信号線は,CLの各制御出力端子から,データパスの各回 路要素の制御入力端子に接続される.状態信号線は,データパスの各回路要素の 状態出力端子から,CLの各状態入力端子に接続される.データ入力端子に接続 可能なデータ信号線は1本とし,データ出力端子には複数のデータ信号線を接続 (ファンアウト)可能とする.本研究では,データパスに対する設計制約として, データパスのデータ信号線のビット幅は全て等しいものとする.あらゆるデータ パスにおいて,データパスの信号線のビット幅は等しくなるように設計変更可能 である.

 e_i 入出力端子とし, l_i を信号線とする経路 $p = (e_1, l_1, e_2, \dots, e_{k-1}, l_{k-1}, e_k)$ につ いて考える.pにあらわれるレジスタ数をpの順序深度という.また,経路p1の 終点及び経路p2の始点が同一であるとき,それらを接続した経路を(p1, p2)と 表す.pの全ての e_i が異なるとき,pを単純経路という.pの始点 e_1 と終点 e_k が 同一であり, e_2 から e_{k-1} までの経路が単純経路であるとき,pを閉路という.異 なる2つの頂点 e_i , e_j に対して, e_i を始点とし, e_j を終点とする任意の異なる単 純経路の組を再収斂経路の組という.p上に存在する回路要素の入出力端子に対 して,p上に存在する入出力端子を経路上入力端子,経路上出力端子,p上に存 在しない入出力端子を経路外入力端子,経路外出力端子という.

3.2. 部分強可検査性

まず,部分強可検査性の定義のために必要な要素として,信号線の値域及び, 信号線の依存関係を定義する.それから,部分強可検査性の定義とその定理を述べる.

定義 2 (信号線の値域) PIから各信号線 l に正当化可能な全ての値の集合を l の値 域という.信号線に接続する入力 / 出力端子の値域は,信号線の値域で定義する. また,外部入力から各回路要素 m の全ての入力端子に同時に正当化可能な全ての 値の集合を m の入力端子の値域という.

定義 3 (信号線の依存関係) 時刻 t における信号線 l_i と時刻 t' における信号線 l_j において, 各々の値域の任意の値が独立して設定不可能なとき, t における l_i と t' に

おける *l_j* は依存関係を持つという.入出力端子における依存関係は,入出力端子に接続する信号線 *l_i*, *l_j* の依存関係で定義する.

定義 4 (RTL 回路の部分強可検査性) *RTL* 回路 *CD* が,以下の条件 (*a*)(*b*)を満たすとき,*CD* は部分強可検査であるという.

(a) CDに存在する閉路の集合をLとする.任意の閉路 $c \in L$ 対して,以下の条件を満たす経路 p_c が存在する.

- 1. ある PI から c 上の回路要素 m_{cin} の c の経路上出力端子 out_{cin} までの単純経路 を p_{cin} とする.ただし, m_{cin} 以外は, c 上の回路要素を含まない.c 上の回路 要素 m_{cout} の c の経路上出力端子からある PO までの単純経路を p_{cout} とする. out_{cin} を始点且つ終点とする c を p_{c1} とする. out_{cin} から m_{cout} の経路上出力端 子までの c 上の単純経路を p_{c2} とする.このとき, $p_c = (p_{cin}, p_{c1}, p_{c2}, p_{cout})$ である.
- *p_{cin}* 上の任意の回路要素 *m_i* の *p_{cin}* の経路上入力端子の任意の値を経路上出力端子に伝搬させる値が *m_i* の経路外入力端子の値域に対して存在する.ただし, *m_{cin}* については *in_a* の値域に対してその値が存在する.ここで *in_a* は, *m_{cin}* の *p_{cin}* の経路上入力端子及び *c* の経路上入力端子以外の入力端子とする.
- 3. (*p*_{c1}, *p*_{c2}, *p*_{cout})上の任意の回路要素 *m*_iの経路上入力端子の任意の値の変化 を経路上出力端子に伝搬させる値が *m*_iの経路外入力端子の値域に対して存 在する.
- 4. p_c 上の任意の回路要素 m_i に対して, p_c 上の PIから m_i までの順序深度を d_i とする.このとき,時刻 tにおける p_c 上の PIと,時刻 $t+d_i$ における m_i の経路外入力端子は依存関係を持たない.ただし, p_{cin} 上における m_{cin} については,時刻 tにおける p_c 上の PIと,時刻 $t+d_i$ における in_a のみが依存関係を持たない.
- 5. p_c 上に存在する任意の回路要素 m_i, m_j に対して, p_c 上の PI から m_i, m_j までの順序深度を d_i, d_j とする. $d_i = d_j$ 且つ m_i が m_j で再収斂する順序深度0の再収斂経路上に存在するとき,時刻 $t + d_i$ における m_i 及び m_j の p_c の経路

外入力端子に,経路上入力端子の任意の値又は任意の変化を経路上出力端 子に伝搬させる値が印加可能.それ以外のとき,時刻 $t+d_i$ における m_i の 経路外入力端子は,時刻 $t+d_j$ における m_j の経路外入力端子とそれぞれ依 存関係を持たない.ただし, p_{cin} 上における m_{cin} については, in_a について のみ同様の条件を満たす.

(b) CDの回路要素について,任意の PI から入力端子までの単純経路のうち, 閉路の一部を通る単純経路が存在する回路要素の集合を M とする.(a)の条件 を満たす経路の集合を P とする.任意の回路要素 $m \in M$ に対して,m を通る経路 $p \in P$ が存在する.

定理1部分強可検査*RTL*回路を*CD*とする.*CD*中の任意の回路要素を*m*とし, *m*に存在する故障 f_m に対して, f_m を検出可能な*CD*への入力系列が存在すると する.ある*PI*から*m*の入力端子までの単純経路と*m*の出力端子から*PO*までの 単純経路を接続した経路のうち,順序深度が最大となる経路の順序深度を d_p と する.*CD*中に存在するレジスタの総数を n_{REG} とする.このとき,時間展開数が 高々 $d_p + n_{REG}$ で, f_m を検出可能な時間展開モデルが生成可能である.

証明1 回路要素 m がある経路 $p_c \in P$ 上に存在する場合について考える.部分強 可検査性の条件 (a) の (4)(5) より, m_{cin} を除く p_{cin} 上の任意の回路要素の入力端 子に対して,その値域の任意の値が正当化可能である.さらに,部分強可検査性 の条件 (a) の (2) より. p_{cin} 上の全ての経路上入出力端子には任意の値が正当化可 能であるため, out_{cin} には任意の値の正当化が可能である.これより, p_{cin} 上の回 路要素と同様に, $(p_{c1}, p_{c2}, p_{cout})$ 上の任意の回路要素の入力端子についても,そ の値域の任意の値が正当化可能である. m_{cin} については, $(p_{c1}, p_{c2}, p_{cout})$ 上にお いて, m_{cin} の入力端子にその値域の任意の値が正当化可能である.以上より, p_c 上の全ての回路要素の入力端子には,その値域の任意の値が正当化可能である. 従って,m が p_c 上に存在し, f_m を検出可能なCDへの入力系列が存在するとき, f_m を活性化可能である.同様に,部分強可検査性の条件(a) の(2)(3)(4)(5)より, p_c 上の任意の回路要素は経路上入出力端子間の任意の誤りを伝搬可能であるため, f_m の誤りをPOまで伝搬可能である. 次に, *m* が任意の経路 $p \in P$ 上に存在しない場合について考える.このとき, 任意の *PI* から *m* の入力端子までの経路は閉路を含まないため, *PI* から *m* の入力 端子までは無閉路構造である.従って, *m* の入力端子に対してはその値域の任意 の値が印加可能であり, *f_m* を検出可能な *CD* への入力系列が存在するとき, *f_m* を 活性化可能である.*m* から任意の *PO* までの単純経路の集合を *P_{mo}* とする.ある 経路 $p \in P_{mo}$ が *P* のどの経路とも共有部分を持たないとき, *m* から *p* 上の *PO* ま では無閉路構造である.ある経路 $p \in P_{mo}$ が *P* のある経路と共有部分を持つとき, *m* から共有部分までは無閉路構造であり,共有部分は部分強可検査の条件(*a*)を 満たす経路であるため,その経路を通り *PO* まで誤りが伝搬可能である.従って, *f_m* を検出可能な *CD* への入力系列が存在するとき, *f_m* の誤りを *PO* まで伝搬可能 である.

ある PI から m の入力端子まで及び m の出力端子からある PO までを接続した 単純経路を p_m とするとき,その順序深度は高々 d_p である. p_m 上の回路要素 m_i 及び m_j に対して, p_m 上における PI からの順序深度をそれぞれ d_i 及び d_j とする. このとき,時刻 $t + d_i$ における m_i の経路外入力と時刻 $t + d_j$ における m_j の経路 外入力には,依存関係のない値域の任意の値を高々 n_{REG} の時間展開数で設定可能 である.従って,最も時間展開数が大きくなるのは p_m の順序深度が d_p のとき, p_m 上の順序深度が0 である m_p の経路外入力に対して n_{REG} の時間展開数が必要 になるときである.以上より,時間展開数が高々 $d_p + n_{REG}$ で f_m の活性化及び伝 搬が可能である.

fmを検出可能なCDへの入力系列が存在しないとき,各回路要素の入力端子に, その値域の任意の値を印加してもfmの活性化又は伝搬ができないため,fmは冗 長故障である.順序回路におけるレジスタの初期値によっては検出可能となる故 障(potentially detectable faults)は時間展開モデル上では冗長故障として判定さ れる.生成する時間展開モデルでは各信号線における値域の値が正当化及び伝搬 可能であるため,リセット状態からの回路動作で検出可能な全ての故障は検出可 能である.時間展開モデル上で冗長故障と判別される故障は,リセット状態から の回路動作で検出不可能であるため通常の回路動作に影響しない.従って,冗長 故障として判定しても問題ない.本論文では,組合せ回路に対しては,実用的な

17

テスト生成時間で完全故障検出効率が達成可能であると考える.また, *d_p*+*n_{REG} 程度の時間展開数の時間展開モデルに対しては*,実用的なテスト生成時間で完全 故障検出効率が達成可能であると考える.これらの前提のもとでは,定理1から, 部分強可検査 RTL 回路は実用的なテスト生成時間で完全故障検出効率が達成可 能であるといえる.

第4章

部分強可検査性に基づくレジスタ転送 レベルデータパスのテスト容易化設 計法

初めに,RTL データパスのみを対象とし,部分強可検査性に基づくテスト容易 化設計法を提案する.提案手法では,部分強可検査性に基づいたテスト容易化設 計を行うため,強可検査性に基づくデータパスのテスト容易化設計法[16]と比較 して,面積オーバーヘッドの削減が期待できる.また,提案手法では,完全スキャ ン設計法と比べてテスト実行時間を大幅に短縮でき,実動作速度テストが可能で ある.本章では,始めに問題の定式化を行い,次に,提案するテスト容易化設計 法の説明をする.最後に,ベンチマーク回路及び実設計回路を用いた実験により 提案手法の有効性を示す.

4.1. 問題の定式化

提案するテスト容易化設計では,与えられたデータパスを部分強可検査にする. 与えられたデータパスにおいて,CMのデータ出力端子に任意の値を設定可能と するためにスルー機能を付加する.また,CMのデータ入力端子間に依存関係を 持つ場合は,CMに隣接するLRにホールド機能を付加し,依存関係を解消する.





(a) マスク素子の付加

(b) MUX の付加

図 4.1 スルー機能の実現例

従って,付加ハードウェアはスルー機能及びホールド機能となる.スルー機能は, 加算器や乗算器などの2入力演算モジュールであれば,マスク素子を利用するこ とで実現できる.マスク素子とは,2入力演算モジュールの一方のデータ入力端 子とデータ出力端子間の値を伝搬するために,もう一方のデータ入力端子に必要 な定数を発生する回路である.マスク素子を用いてスルー機能を実現できない演 算モジュールは,MUXを付加することによりスルー機能を実現する.また,ホー ルド機能は,LRにMUXを付加することにより実現する.部分強可検査性のた めのテスト容易化設計を,次の最適化問題として定式化する.

定義5(部分強可検査性に基づくテスト容易化設計問題)

- 入力: レジスタ転送レベルデータパス
- 出力: 部分強可検査データパス,時間展開モデル
- 最適化目標: 付加ハードウェア量最小

4.2. テスト容易化設計法

部分強可検査性に基づくテスト容易化設計のための発見的アルゴリズムの概要 を示す.アルゴリズムは以下の4段階からなる.

- 制御林の決定:与えられたデータパス中の各データ入力端子に対して,PI から値域の任意の値の伝搬を保証する単純経路(制御経路)を決定する.この制御経路の集合を制御林と呼ぶ.この制御経路で値域の任意の値が伝搬 できない場合は,値域の任意の値の伝搬を保証するために,経路中のCM にスルー機能を付加する.
- 2. 観測林の決定:

任意の回路要素からの PO までの経路上に存在する回路要素のデータ入力 端子に依存関係を持ち,その依存関係が通常動作時に解消できる場合には, レジスタのホールド機能を用いて依存関係を解消する.レジスタにホール ド機能がない場合は,ホールド機能を付加する.

- 依存関係の解消:制御林上の経路を用いて値を伝搬したときに,各回路要素のデータ入力端子間に依存関係を持つかどうかを調べる.依存関係を持つ場合,各回路要素に対して依存関係を解消できるレジスタおよび,そのレジスタのホールドを行うサイクル数を決定する.レジスタにホールド機能がない場合は,ホールド機能を付加する.
- 時間展開モデルの生成:部分強可検査データパスのテスト生成のために全回路要素に対して単一の時間展開モデルを生成する.任意の回路要素に対して,制御林上の経路を用いて値が伝搬できるように時間展開モデルを生成する.依存関係を解消する場合に,LRにホールド機能が必要となる場合は,ホールド機能を付加する.

4.2.1 制御林の決定

提案する DFT アルゴリズムでは, PI から順に,スルー機能を付加せずに値域 の値が伝搬できる回路要素及び経路を優先的に探索し,制御林として決定する. 以下に制御林決定の手続きに用いる変数及び集合を定義する.任意の回路要素を *m*とする.*m*のデータ出力端子に接続している回路要素のうち,*m*と回路要素間



図 4.2 データパスの例

の経路が未決定である回路要素をU(m)と表し、その回路要素の数を n_m とする、 データ入力端子に接続している経路が制御林に決定されており、データ出力端子 に接続している経路が探索の対象となる回路要素の集合を C_C ,対象でない組合 せ回路要素の集合を C_{CM} ,対象でないレジスタの集合を C_{REG} とする、 C_C 中の回 路要素のうち、 n_m が最小となる回路要素の集合を C_M とする、制御林を決定する 手順を次に示す、

- 全ての回路要素と経路を未決定に設定する. C_Cを PI の集合で初期化し, C_{REG}, C_{CM}を空集合に設定する.
- 2. 以下の操作を C_M が空になるまで繰り返し実行する.回路要素 $m \in C_M$ を選択し, $m \in C_M$ から削除する. $U(m) = \phi$ であるとき, C_C から m を削除する. $U(m) \neq \phi$ であるとき, 1 個の $m_t \in U(m)$ に対し, m_t 及び (m, m_t) 間の経路を制御林に決定し以下の操作を行う.
 - *m_t* が MUX であり, *m_t* のデータ出力端子に接続する経路が未決定であるとき, *m_t* を *C_C* に追加する.
 - *m_t* がレジスタであるとき, *m_t* を *C_{REG}* に追加する.



図 4.3 制御林の例

- *m_t* が CMA であり, *m_t* の全てのデータ入力端子に接続する経路が制御
 林に決定されており, *m_t* が *C_C* に属していないとき, *m_t* を *C_C* に追加す
 る.このとき, *m_t* が *C_{CM}* に存在するときは, *m_t* を *C_{CM}* から削除する.
- *m_t* が CMA であり上記の条件を満たしていない,または *m_t* が CMB であるとき, *m_t* を *C_{CM}* に追加する.

 m_t のデータ出力端子に接続する経路が未決定であるとき,別の m_t があれば 選択し上記の操作を繰り返して行う.

- 3. C_C が空でないとき,手順(2)に戻る.
- 4. *C_{REG}* が空でないとき,*C_{REG}* 中の全てのレジスタを*C_C* に追加し,*C_{REG}* を 空集合に設定する.そして,手順(2)に戻る.
- 5. *C_{CM}* が空でないとき, CMA が存在すれば CMA を 1 個, CMB のみ存在す る場合は CMB を 1 個 *C_{CM}* から削除し *C_C* に追加した後手順 (2) に戻る.
- 回路要素 m のデータ入力端子のうち,最初に制御林に決定される経路に接続する m のデータ入力端子を in1_m とする.m のデータ出力端子を out_m と

する . *m* が以下の条件の何れかを満たすとき , *in*1_{*m*} から *out_m* へのスルー機 能を *m* に付加する .

- mが閉路上に存在するかmの出力先に閉路が存在し,制御林がmで 再収斂する再収斂経路であり,その再収斂経路上にレジスタが存在し ない.
- *m* が手順(5)のとき C_{CM} に属した CMA であり, 閉路上に存在する.
- *m* が CMB であり, *m* が閉路上に存在するか*m* の出力先に閉路が存在 する.

mが MUX 又はスルー機能を付加した回路要素である場合, in1_m から out_m までの経路を制御林に決定し,それ以外の場合は,各データ入力端子から データ出力端子までの経路を制御林に決定する.

図 4.2 のデータパス中の回路要素に対して,制御林の生成とスルー機能を付加 した例を図 4.3 に示す . 図 4.2 の ADD1 , SUB , m4 は CMA である . また , 図中 の m1, m2, m3は MUX であり, 図中の r1, r2, r3は HR である. 提案する制御 |林の決定アルゴリズムは , 手順 (1) で , C_C を PI1 , PI2 で初期化する . 手順 (2) で CCの中で npi1 が最小となるので PI1 から探索を開始する. PI1 と接続する m1 を C_C に追加し, PI2 から ADD 及び r1 までの経路を制御林に決定し C_C から PI1 を 削除する.次に,n_{m1} が最小であるため m1 から探索し,ADD までの経路を制御 林に決定し, C_C から m1 を削除する.次に, PI2 と接続する ADD を C_{CM} に追加 し, r1 を C_{REG} に追加する.また, PI2 から ADD 及び r1 までの経路を制御林に決 定し, C_C から PI2 を削除する.このとき, ADD の全てのデータ入力端子に接続 する経路が制御林に決定されたため, ADD を C_C に追加する.次に, ADD から 探索しr2を C_{REG} に追加して , C_C から ADDを削除する . 次に , C_C が空となるた め, r1 を C_{REG} から削除し C_C に追加する.以降,同様に手順(2)-(4)を繰り返し て行う.手順(5)において, SUB は C_{CM} に属するので, C_{CM} から削除し C_C に追 加する.以下,同様に手順(2)-(4)を行う.手順(6)において,SUBに左側のデー タ入力端子とデータ出力端子間のスルー機能を付加する.



図 4.4 m2の制御経路

4.2.2 依存関係の解消

ある2入力回路要素mの制御経路が,mで再収斂する再収斂経路であり,その 再収斂経路の順序深度が等しいとする.PIからmまでの制御経路の順序深度をD とする.時刻0においてPIから値を印加したとき,時刻Dにおいて,mのデー タ入力端子間は依存関係を持つ.

データ入力端子間に依存関係を持つ時刻が存在する回路要素をmc とする.mc が閉路上に存在するとき,部分強可検査性の定義の条件(a)4を満たすために,依 存関係を解消する必要がある.また,mcの制御経路上にHR が存在するとき,値 域の任意の値の設定のために,依存関係を解消する必要がある.依存関係を解消 するために,mc のデータ入力端子に隣接するレジスタのうち,順序深度が大きい 制御経路上に存在するレジスタに対して,依存関係が解消できるホールドのサイ クル数を計算する.順序深度が大きな経路上に存在するレジスタに対して,ホー ルド機能を用いることで,少ないホールド回数で依存関係を解消できる.用いる ホールド回数の情報は,時間展開モデル生成時に利用される.隣接するレジスタ がLR である場合は,ホールド機能を追加する.

図 4.3 の制御経路から, m2 に対する制御経路のみを抜き出したものを図 4.4 に 示す.m2の両方のデータ入力端子には, PI2 からの制御経路を通り順序深度が1 で到達する.従って,m2のデータ入力端子間には依存関係を持つ時刻が存在する.m2は閉路上に存在するので,部分強可検査性の定義の条件(a)4を満たすために,m2のデータ入力端子間の依存関係を解消する必要がある.m2に隣接するレジスタは,どちらも順序深度が等しいので,どちらかのレジスタに対してホールド機能を用いる.

4.2.3 時間展開モデルの生成



図 4.5 時間展開モデルの例

部分強可検査データパスに対するテスト生成では,単一の時間展開モデルを生成し,その時間展開モデルに対して組合せ回路用のテスト生成アルゴリズムを適用する.以下に時間展開モデルの生成に用いる変数及び集合を定義する.時刻 t における時間展開フレームを ft とする.ft への追加対象となる組合せ回路要素の集合を Co とする.また,データ入力端子に接続する回路要素が,ft への追加候補となるレジスタの集合を CREG とする.CREG のレジスタのうち,t でロードするレジスタの集合を CLOAD とする.時間展開モデルの生成手順を以下に示す.

- 1. C_O をPIからの順序深度が最も大きい1個のPOで初期化する . C_{REG} , C_{LOAD} を空集合に設定する . $t \ge 0$ に設定する .
- 2. C_O が空になるまで以下の操作を繰り返し実行する.回路要素 $m \in C_O$ を C_O から削除し, $m \in f_t$ に配置する.mがレジスタであるとき, $m \in C_{REG}$ に追加する.mが組合せ回路要素であるとき,初めて時間展開モデルに追加される場合は,mのデータ入力端子に接続する全ての回路要素を C_O に追加する.そうでない場合は,制御林上でmのデータ入力端子に接続する回路要素のみを C_O に追加する.このとき,4.4で求めたmに対応するレジスタのホールドを行うサイクル数に従いレジスタをロードする時刻を決定する.また, $m \ge C_O$ に追加される回路要素間の信号線を f_t に配置する.さらに,追加する信号線がPOと接続している場合,POを f_t に配置する.
- 3. C_{REG} が空であるとき,手順(4)を行う. C_{REG} が空でないとき,以下の操作 を行う. C_{REG} のうちtでロードされるレジスタで C_{LOAD} を初期化する.時 間展開モデル上における, C_{LOAD} の各レジスタから到達可能な回路要素の 集合を M_R とする. M_R の中で,閉路上に存在し2入力とも C_{LOAD} から到達 可能な回路要素に対して,制御林を用いて依存関係を判別する.値域の任 意の値の観測を保証するために,回路要素 $m \in M_R$ が依存関係を持つとき, mの一方のデータのデータ入力端子から到達する C_{LOAD} のレジスタに対し て,依存関係が解消できるホールドのサイクル数を決定する.このとき,レ ジスタがLRであれば,ホールド機能を付加する.ホールドを行ったレジス タを C_{LOAD} から削除し, C_{LOAD} の各レジスタのデータ入力端子に接続する

回路要素を C_O に追加する.tを1小さくし, C_{LOAD} の各レジスタから C_O の 要素までの信号線を f_t に配置する.また, C_{LOAD} の全てのレジスタを C_{REG} から削除し, C_{REG} の全てのレジスタに対して,t+1からtまでの信号線を f_t に配置する.手順(2)に戻る.

4. 時間展開モデルに追加を行っていない PO 及び OM のうち 1 個を C_O に追加 する. t = 0 に設定し手順(2) に戻る.

図 4.3 に対する時間展開モデルの例を図 4.5 に示す.図 4.3 のデータパスでは, m2 のデータ入力端子は依存関係を持つ.図 4.5 の例では,手順(2)で時刻-1 に m2 を追加したとき,依存関係を解消するために時刻-1 でr1 のホールド機能を 1 サイクル使用し,時刻-3 に PI2 を追加する.

以上のテスト容易化設計により, PIから決定した制御林上での値域の値の伝搬 及びPOまでの値の伝搬を保証している.このため,データパス中の任意の閉路 に対して,依存関係のない任意の値の設定及び値域の任意の値の観測が可能であ る.従って,部分強可検査性の条件を満たす.

生成された時間展開モデル上において,信号線が接続されていないデータ入力 端子を持つ回路要素はスルー機能を実現している.このスルー機能を実現する制 御入力値およびスルーされないデータ入力端子のデータ入力値を不定値とする制 約を設定し,この制約下で時間展開モデルに対して組合せ回路用のテスト生成ア ルゴリズムを適用する.時間展開モデルに対するテスト生成によって得られたテ ストパターンは,元の順序回路に対するテスト系列へと変換する.

時間展開モデルの生成の過程において,初めて時間展開モデル上に現れる回路 要素に関しては,全てのデータ入力端子に接続する回路要素を時間展開モデルに 追加し,二回以上現れる回路要素に関しては,制御林上の回路要素のみを時間展 開モデルに追加する.このため,生成する時間展開モデル上において,部分強可 検査データパスの全ての回路要素及び,外部入力から各回路要素に到達する制御 林が現れる.また,4.4のホールド機能を使うサイクル数の情報を用いることで, 4.3 で決定した制御林を用いたとき,各回路要素のデータ入力端子間は依存関係 を持たない.つまり,閉路を複数回展開することなく制御林のみを用いることで, 値域の任意の値の印加を行う.従って,部分強可検査データパスの任意の回路要 素mは,生成した時間展開モデル上のmの全てのデータ入力端子に対して,値域 の任意の値の印加が保証される.以上により,部分強可検査データパスで検出可 能な全ての故障は,生成した時間展開モデル上で検出可能である.また,生成し た時間展開モデルの時間展開数は,高 $qd_p + n_{REG}$ となる.従って,この時間展 開モデルに対するテスト生成では,実用的なテスト生成時間で,完全故障検出効 率が達成可能であると考えられる.

4.3. 実験結果

Circuits	bit	#PI	#PO	#Reg	#MUX	#CM	#OM	area
GCD	16	2	1	3	3	2	3	1010.7
LWF	16	2	2	5	5	3	0	1364.7
JWF	16	4	5	14	25	3	0	4208.3
Paulin	16	2	2	7	8	7	0	4329.0
Tseng	16	3	2	6	5	9	0	3163.9
RISC	32	1	3	40	84	20	3	39834.8
MPEG	8	56	148	241	207	161	0	48709.7

表 4.1 データパスの特性

提案手法の有効性を実験により評価した.実験に使用したベンチマーク回路は, 典型的なベンチマーク回路であるGCD,LWF,JWF,PAULIN[16,13]及び,よ り実用的で大規模な回路であるRISCとMPEG¹[14]である.これらのベンチマー ク回路の特性を表4.1に示す「bit」「#PI」「#PO」「#Reg」「#MUX」「#CM」, 「#OM」は,それぞれデータパスのビット幅,外部入力数,外部出力数,レジス タ数,マルチプレクサ数,演算モジュール数,観測モジュール数を表す.論理合 成ツールにはAutoLogicII(MentorGraphics)を使用した.NOTゲートの面積を

¹半導体理工学研究センター(STARC)との共同研究(1997-2001)において,提供を受けた ものである.

回路	完全スキャン	強可検査法 [16]	提案手法
GCD	16.5	3.8	0.0
LWF	20.4	9.6	0.0
JWF	18.5	3.1	0.0
Paulin	9.0	3.5	1.8
Tseng	10.5	8.4	2.4
RISC	16.9	4.3	0.0
MPEG	14.0	8.0	0.8

表 4.2 面積オーバーヘッド

回路	DFT 前	完全スキャン	強可検査法 [16]	提案手法			
GCD	100.00	100.00	100.00	100.00			
LWF	100.00	100.00	100.00	100.00			
JWF	100.00	100.00	100.00	100.00			
Paulin	99.23	100.00	100.00	100.00			
Tseng	99.01	100.00	100.00	100.00			
RISC	99.37	100.00	100.00	100.00			
MPEG	88.30	100.00	100.00	100.00			

表 4.3 故障検出効率

回路	DFT 前	完全スキャン	強可検査法 [16]	提案手法
GCD	3.18	0.20	0.83	0.39
LWF	0.33	0.21	0.62	0.24
JWF	3.63	0.60	0.62	1.74
Paulin	297.50	0.83	0.86	4.69
Tseng	703.90	0.34	1.08	0.87
RISC	12210.81	55.17	76.56	60.02
MPEG	68947.90	1.84	1.18	13.34

表 4.4 テスト生成時間

回路	DFT 前	完全スキャン	強可検査法 [16]	提案手法
GCD	133	2351	387	197
LWF	56	2674	250	70
JWF	244	14849	769	608
Paulin	147	2824	875	526
Tseng	590	4752	633	523
RISC	2271	621284	5520	3420
MPEG	1216	185183	107359	8448

表 4.5 テスト実行時間

1 としたときの, 各ベンチマークの回路面積を表 4.1 の「area」に示す.提案手法の比較対象は, DFT前, 完全スキャン, 強可検査法 [16] とした.

面積オーバーヘッドの結果を表 4.2 に示す.面積オーバーヘッドはデータパス に付加した回路のみを対象とした.完全スキャンにおける面積オーバーヘッドは, 元のデータパスに対する,全ての FF に1ビット MUX を付加することによって 増加した面積の割合となる.1ビット MUX は,AutoLogic II を用いて合成を行っ た.強可検査法は完全スキャン設計法より,面積オーバーヘッドが削減されてい るが,提案手法は強可検査法と比較して平均1/8,完全スキャン設計法と比較して 平均1/20に削減できた.特に,GCD,LWF,JWF,RISCはハードウェアの付加 を必要とせず部分強可検査性の性質を満たすので,提案手法の面積オーバーヘッ ドは0となった.

テスト生成結果を表 4.3, 4.4 及び 4.5 に示す . テスト生成ツール (ATPG) は TestGen (Synopsys), 計算機は SunBlade2000 を使用した.提案手法の時間展開 モデルを用いたテスト生成では,多重故障を扱う必要がある.TestGenは多重故障 を扱うことができないので, 文献 [21] の手法を用いて多重故障を単一縮退故障と して扱える回路に変換し, TestGenを適用した.完全スキャンは, 全てのFFをス キャン FF (MUX 付き FF) に置き換え,シングルスキャンパスで構成した.完全 スキャンのテスト実行時間は、「テストベクトル数」×(「FF数」+1)+「FF数」と した.また,強可検査法のテスト実行時間は,全ての「回路要素のテストベクト ル数」×「テストプラン長」の和とした.完全スキャン設計法,強可検査法及び提 案手法は完全故障検出効率を達成し,テスト容易化設計前の回路と比較して大幅 にテスト生成時間を削減できた.特にRISCに関しては,テスト容易化設計前と 比較して提案手法は,面積オーバーヘッド0で1/200に削減できた.また,完全ス キャン設計法,強可検査法及び提案手法は,ほぼ同程度のテスト生成時間となっ た.RISCでは,各回路要素を通る PI から PO までの経路の順序深度が小さいた め,テスト生成の対象となる組合せ回路の規模は,完全スキャン設計と同程度に なる.このため,比較的高速なテスト生成が可能になったと考えられる.MPEG に関しては,各回路要素を通るPIからPOまでの経路の順序深度が非常に大きい. このため、テスト生成の対象となる組合せ回路の規模が大きくなったため、完全

スキャン設計と比較してテスト生成時間が大きくなったと考えられる.一方,提 案手法と強可検査法は,スキャンシフト操作を必要としないので完全スキャン設 計法よりも大幅にテスト実行時間を短縮できた.RISCでは提案手法は完全スキャ ン設計法の1/180に削減できた.また,提案手法と強可検査法は実動作速度での 実行が可能であり,提案手法は強可検査法に比べてテスト実行時間を削減するこ とができた.特にMPEGに関しては,強可検査法と比較して提案手法は1/8に削 減できた.これは,強可検査法が回路要素毎にテスト生成をするのに対し,提案 手法は回路全体を対象にテスト生成を行うので,故障シミュレーションにより効 率よく故障が検出でき,系列長が短くなったためであると考えられる.以上のこ とから,提案手法は,テスト生成時間を増やすことなく面積オーバーヘッドを大 幅に削減するのに成功している.又,結果としてテスト実行時間を強可検査法よ りさらに短縮するのに成功している.

4.4. むすび

本論文では,データパスの性質として部分強可検査性を定義し,部分強可検査 性に基づくテスト容易化設計法及びテスト生成法を提案した.組合せ回路用のテ スト生成アルゴリズムを用いることで,実用的なテスト生成時間で完全故障検出 効率を達成できる.提案手法は,実動作速度でのテスト実行が可能である.また, 強可検査と比較して面積オーバーヘッドが小さく,テスト実行時間が短くなるこ とを示した.

本論文では,レジスタ転送レベル回路のデータパスのみを対象としており,コントローラの存在を考慮していない.次章では,コントローラを含むレジスタ転送レベル全体に対するテスト容易化設計法を提案する.

第5章

部分強可検査性に基づくレジスタ転送 レベル回路のテスト容易化設計法

文献[14]の手法における面積オーバーヘッドを削減するために,4章ではデー タパスのみに注目し,面積オーバーヘッドを削減することに成功した.また,テ スト実行時間を削減することにも成功した.しかし,文献[14]の手法と同様に RTL 回路のデータパスとコントローラを分離し,データパスに対して4章の手法 を適用する場合,必要なテストコントローラの面積オーバーヘッドは大きくなる. そこで,本章では,レジスタ転送レベル(RTL)回路全体を対象とした部分強可 検査性に基づくテスト容易化設計法を提案する.通常のコントローラの出力を利 用してデータパスへの制御信号を供給するので,テストコントローラに必要な出 カパターン数は少なくなる.このため,文献[14]の手法と比較してテストコント ローラの面積が削減可能である.

5.1. 問題の定式化

与えられた RTL 回路に対して,部分強可検査性を実現するためのテスト容易化 設計を,次の最適化問題として定式化する.

定義6(部分強可検査性に基づくテスト容易化設計問題)

- 入力: *RTL* 回路
- 出力: 部分強可検查 RTL 回路
- 最適化目標: 付加ハードウェア量最小

5.2. 提案手法の概要

提案するテスト容易化設計法では、データパス中の各回路要素に対して、外部 入力からそのデータ入力端子に値域の任意の値を伝搬するための制御林およびそ のデータ出力端子の任意の誤りを外部出力まで伝搬する観測林を決定する.それ らの経路を用いて値の伝搬を可能とするために,経路上の回路要素に(1)スルー |機能の付加,(2)テストコントローラによる制御入力端子の制御を行う.さらにそ れらの経路を用いて値を伝搬した場合に依存関係が存在する場合は,レジスタの ホールド機能を用いてその依存関係を解消する.依存関係を解消するためのホー ルド機能の制御もテストコントローラによって行う.このように,各回路要素の データ入出力端子への値の伝搬では,テストコントローラを用いて制御入出力端 子の制御を行う.一方,データパスの各回路要素の制御入力端子へ値域の任意の 値の伝搬を行う際は , テストコントローラではなく , 通常のコントローラを用い る.通常のコントローラの制御はコントローラの制御経路及び,状態信号線を通 じてデータパスの制御経路を用いて行う.データパスの各回路要素の状態出力端 子からの誤りの伝搬も同様に通常のコントローラを通じて行う.上記はデータパ スについて述べたがコントローラについても同様である.これは部分強可検査性 が RTL 回路全体を対象としており, データパス/コントローラ間の信号線に対し て任意の値の印加・観測を必要とせず,値域の任意の値のみの印加・観測が可能 であれば良いという性質による.これにより,文献[14]に比べ,データパスとコ ントローラを分離するための MUX およびテストコントローラに要求される出力 パターン数は少なくなり、その面積および遅延オーバーヘッドを削減することが 可能となる.

図 5.1,5.2 に文献 [14] と提案手法の例を示す.図 5.1,5.2 の CC は組合せ論理回路, TC はテストコントローラである.図 5.1,5.2 の MUX m1 は他の回路要素の制



図 5.1 [14] の DFT 例

図 5.2 提案手法の DFT 例

御経路上にあると仮定する.この経路を用いて値の伝搬を行うためには,m1の 制御信号はテストコントローラを用いて'0'に制御される必要がある.さらに文 献[14]の場合,図5.1中のm1自身のテストのためにその制御入力に'0'と'1'の 両方を設定可能である必要がある.これらの制御信号は全てテストコントローラ から発生させる必要があり,そのためには通常のコントローラとm1の制御入力 端子間には入力切替用のMUX s1 も必要となる.これに対し提案手法の場合は, 図 5.2 中のm2 自身のテストのための制御信号は通常のコントローラを用いて発 生させる.したがって,テストコントローラからは制御経路を用いて伝搬を行う ための制御信号'0'のみを発生出来れば良く,通常のコントローラとm1の間には AND ゲートのみで良い.

5.3. テスト容易化設計法

部分強可検査性に基づくテスト容易化設計のための発見的アルゴリズムの概要 を示す.アルゴリズムは以下の4ステップからなる.各ステップでDFT回路が付 加される.コントローラは,どのRTL回路においても同じ構造となるようにモデ ル化するため,コントローラに対するDFTは常に同じである.



図 5.3 RTL 回路の例

5.3.1 制御林の決定

各回路要素に対して, PIからそのデータ入力端子に値域の任意の値を伝搬する ための経路(制御経路)を決定する.この制御経路の集合を制御林とする.制御林 は, PIから各データ入力端子までの任意の値の伝搬が可能な経路を優先し,順序 深度に対する幅優先探索をして決定することにより,スルー機能の付加箇所を少 なくしている.スルー機能はMUXかマスク素子を付加すること実現でき,デー タ出力端子に任意の値の伝搬が不可能な回路要素に対して付加する.

図 5.3 の RTL 回路に対する制御林及び,追加される DFT 回路を図 5.4 に示す. コントローラ中の CL を含むの閉路上のデータ入力端子に対しては,MUX(TM1) を付加し,データパスの PI からの付加経路を用いて,任意の値を設定可能とす る.データパスに対する制御林の生成法は,4章の制御林の生成と同様である.

制御林上での値を伝搬に必要なデータパス中の各回路要素に対する制御信号は, テストコントローラを用いて印加する.テストコントローラに必要な出力は,MUX では制御林で選択された経路の伝搬に必要な制御信号,スルー機能を持つ回路要素



図 5.4 制御林の例



図 5.5 観測林の例





図 5.6 ホールド機能の付加

図 5.7 m2の制御林

ではスルー機能の制御信号となる.図5.4の例では,テストコントローラに必要な 出力はm1,m2,m3,ins0,d1,TM1に対して,それぞれ'0','0','0','0','1','1' となる.

5.3.2 観測林の決定

各回路要素に対して, POから各データ出力端子までの誤りを伝搬するための 経路(観測経路)を決定する.この観測経路の集合を観測林とする.観測林は, POから各回路要素のデータ出力端子に対して,最小の順序深度で到達する経路 の集合として決定する.その際,制御林と観測林が共有する経路が極大となるよ うに決定することで,スルー機能の付加箇所を少なくしている.

図 5.4 の RTL 回路に対する観測林及び, DFT 結果を図 5.5 に示す.コントロー ラ対しては, CL のデータ出力端子及び全ての制御出力端子に対して, PO への観 測経路を付加する.このとき,4.3.1 で付加した TM1 のテストを容易にするため に, TM1 のデータ出力端子に接続する経路に対して観測経路を付加する.

観測林上での値の伝搬に必要なデータパス中の各回路要素に対する制御信号は, テストコントローラを用いて印加する.決定した観測林において, POからの観 測林上の順序深度において,回路要素 *m_j* から POまでの観測林上に, *m_j* と順序 深度の異なる回路要素 *m_i* が存在するとする.このとき,観測林上における値域の 任意の値の伝搬の保証のために, m_iの制御信号に対して観測林上での値の伝搬に 必要な制御信号がテストコントローラに必要となる.図5.5の例では, m3はPO からの順序深度の異なる回路要素の観測林上にある.従って, テストコントロー ラの出力として, m3の制御信号に対する'0'及び'1'が必要となる.

5.3.3 依存関係の解消

PIからある回路要素 mの各データ入力端子までの制御林か又は観測林上における経路が,mで再収斂する再収斂経路であり,その順序深度が等しいとき,mのデータ入力端子間には依存関係が存在する.制御林及び観測林上における値域の値の伝搬の保証のために,その依存関係を解消を行う.依存関係の解消のために,ホールド機能の付加及び,ホールド機能を用いるサイクル数の決定を行う.できるだけ HR を用いて依存関係の解消を行うことにより,ホールド機能の付加箇所を削減する.

4.3.1 で決定する制御林において,コントローラ中のSR に対しては,データパスのある PI からの付加経路を用いて正当化を行う.そのため,データパス中の制御信号を持つ回路要素において,データパスのその PI からデータ入力端子到達する経路と,その PI からコントローラの CL を通って制御入力端子に到達する経路が再収斂経路となり,依存関係が発生する.この依存関係を解消するために,SR に対してホールド機能を付加する.ここでは,通常動作時における付加回路による遅延の影響を小さくするために,図 5.6 のようにホールド機能のための MUX (TM2)を付加する.

図 5.7 に m2 の各入力端子に対する制御林の例を示す.m2 の制御林上に PI2 か ら等しい順序深度で到達するレジスタが存在するので,m2 の依存関係を解消す るために.1 サイクル reg1 のホールド機能を用いる.

5.3.4 テストコントローラの生成

決定した制御林,観測林及び依存関係の解消において,各回路要素に必要な制御信号を発生するテストコントローラ(TC)を生成する.TCから制御信号を発

生させることにより,各回路要素に対する値域の値の印加及び観測が可能となり, 各回路要素に対するテストを保証する.TCはCLと付加観測経路間に挿入し,付 加DFTの制御信号を観測するために観測経路を付加する.TCは,組合せ回路で 構成し,制御出力の切替は付加外部入力から行う.TCの出力パターン数を*n*と すると,TCに必要な付加外部ピン数は「*log2n*」である.また,TCによってコン トローラ/データパス間の信号線上に挿入されるのはANDゲート及びORゲー トの高々2ゲートである.

TC の出力パターンは, SR の正当化,制御林の制御,観測林の制御, RTL 回路 のテスト,TM1 のテスト及び通常動作で構成される.SR の正当化では, SR に対 する任意の値を設定ために.TM1,TM2 に対してそれぞれ'1','1'を出力する. RTL 回路のテストは,ロードの制御信号を出力し,データパスの各組合せ回路要 素への制御信号はCLの制御出力端子の値を出力する.制御林の制御では,データ パス中における依存関係解消のためのホールド機能の制御信号と制御林上の値の 伝搬に必要な制御信号の組合せの制御信号を出力する.通常動作は,コントロー ラの制御出力信号の値をそのまま出力する.

図 5.7 の RTL 回路に対して生成したテストコントローラの出力パターン例を図 5.8 に示す.この例では, SREG の正当化及び観測林の制御信号が,1行目のよう にまとめられる.2,3行は制御林,4行は RTL 回路のテスト,5行は付加 MUX のテスト,6行目は通常動作のための制御出力である.TC の出力パターン数が6 なので,TC に必要な付加外部ピンは3となる.

図 5.9 に部分強可検査 RTL 回路を示す.付加観測経路はデータパスの PO を用いて観測できるように MUX (OMUX)を追加する.OMUX の制御は付加外部ピンによって行う.

5.3.1, 5.3.2, 5.3.3, 5.3.4 より, 決定した制御林及び観測林上での値域の値の 伝搬を保証することで, RTL 回路中の任意の閉路に対して, 依存関係のない任意 の値の設定及び値域の任意の値の観測が可能である. 従って, 部分強可検査性の 条件を満たす.

41

m1	m2	m3	ins0	reg1	reg2	reg3	d1	TM1	TM2
X	X	1	X	X	Х	Х	X	1	1
0	0	0	0	1	1	1	1	1	0
0	0	0	0	0	1	1	1	1	0
Т	Т	Т	Т	1	1	1	0	0	0
Т	Т	Т	Т	1	1	1	0	1	0
Т	Т	Т	Т	Т	Т	Т	0	0	X

T:CLの制御出力端子の値を出力

X : don't care

図 5.8 テストコントローラの出力パターン例

5.4. 部分強可検査 RTL 回路に対するテスト生成法

部分強可検査 RTL 回路に対するテスト生成では,単一の時間展開モデル(TEM) を生成し,その TEM に対して組合せ回路用のテスト生成アルゴリズムを適用する.TEM は以下の規則に従って生成する.

- PO から順に回路要素を TEM に追加する.
- ある回路要素が初めて TEM に追加される場合は,全ての入力端子に接続する回路要素を TEM に追加する.TEM に追加されたことがある回路要素が再度追加される場合は,制御林上のデータ入力端子に接続する回路要素及び制御入力端子に接続する回路要素を TEM に追加する.
- 回路要素のデータ入力端子にレジスタが接続するとき、レジスタに対して
 5.2 で計算したホールドのサイクル数に対応する信号線を TEM に追加する.
- 追加した回路要素から PO までの観測林上に存在する回路要素を TEM に追加する.

図 5.9 に対する TEM の生成結果を図 5.10 に示す.



図 5.9 部分強可検査 RTL 回路

生成した TEM 上において,部分強可検査 RTL 回路の各回路要素する値域の 任意の値の印加及び値域の任意の値の観測が可能である.従って,部分強可検査 RTL 回路における故障の検出を生成した TEM 上においても保証できる.TEM に 対して組合せ回路用のテスト生成アルゴリズムを適用し,得られたテストパター ンを元の順序回路に対するテスト系列へと変換する.

部分強可検査 RTL 回路中の任意の回路要素 *m* は,生成した TEM 上において, *m* の入力端子に対する値域の任意の値の印加及び観測が保証される.また,生成 した TEM の時間展開数は,高々*d*_{pc}+*n*_{REG} である.従って,この TEM に対する テスト生成では,実用的なテスト生成時間で,完全故障検出効率が達成可能であ ると考えられる.



X: don't care

図 5.10 時間展開モデルの例

表 5.1 RTL 回路全体の面積

回路	面積 [#units]
GCD	1127.0
LWF	1413.3
JWF	4322.5
Paulin	4430.6
RISC	40827.9
MPEG	52169.5

表 5.2 コントローラの特性

回路	#PI	#PO	#FF	#Status	#Control	Area[#units]
GCD	1	1	2	3	7	116.3
LWF	1	0	2	0	8	49.7
JWF	1	0	3	0	38	172.0
Paulin	1	0	3	0	16	107.6
RISC	1	2	4	54	62	1463.9
MPEG	6	0	8	0	271	3459.8

5.5. 実験結果

提案手法の有効性を実験により評価した.実験に使用した回路は,GCD,LWF, JWF,PAULIN [14] 及び,より実用的で大規模な回路である RISC と MPEG¹ [14] である.これらのベンチマーク回路の特性を表 5.1,5.2,5.3 に示す.表における 「#PI」「#PO」は外部入力数,外部出力数を表す.コントローラにおける「#FF」 「#Status」「#Control」は,それぞれ,FF数,ステータス入力数,制御出力数を表 す.データパスにおける「bit」「#Reg」「#MUX」「#MOD」は,それぞれデー タパスのビット幅,レジスタ数,マルチプレクサ数,演算モジュール及び観測モ

¹半導体理工学研究センター(STARC)との共同研究(1997-2001)において,提供を受けた ものである.

回路	#PI	#PO	bit	#Reg.	#Mod.	Area[#units]
GCD	32	16	16	3	8	1127.0
LWF	32	32	16	5	8	1363.6
JWF	80	80	16	14	28	4150.5
Paulin	32	32	16	7	15	4323.0
RISC	32	96	32	40	107	39364.0
MPEG	56	148	8	241	368	47883.9

表 5.3 データパスの特性

ジュールの数を表す.論理合成ツールにはAutoLogicII(MentorGraphics)を使用 した.NOTゲートの面積を1としたときの,各回路の面積を表4.1の「面積」に 示す.提案手法との比較対象は,テスト容易化設計前,完全スキャン設計法,強 可検査法[14]とした.

面積オーバーヘッドの結果を表 5.4 及び 5.5 に示す.完全スキャン法における 面積オーバーヘッドは,元のRTL回路に対する,全てのFFに1ビットMUXを 付加することによって増加した面積の割合となる.1ビットMUXは,AutoLogic II を用いて合成を行った.表5.4の「C」,「DP」,「TC」,「MUX」は,それぞれ, コントローラの付加ハードウェア,データパスの付加ハードウェア,テストコン トローラ及び付加 MUX のテスト容易化設計前の回路面積に対する面積比を表す. また,表5.4の「TC」及び「OMUX」は,それぞれTC及びOMUXに必要な外 部ピン数を示す.強可検査法では,完全スキャン設計法と比較して面積オーバー ヘッドが大きくなっていたのに対し,提案手法では大幅に面積オーバーヘッドを 削減できた.強可検査法と比較して,提案手法における面積オーバーヘッドの削 減は,主にTCとMUXの面積を削減できたことに起因する.提案手法では,TC を組合わせ回路で構成しデータパス/コントローラ間に MUX を付加しないため に,面積オーバーヘッドを抑えることができた.また,提案手法では,データパ ス/コントローラ間に多くとも2ゲート挿入するだけなので,強可検査法と比べて 遅延オーバーヘッドが小さい.外部ピンオーバーヘッドについて,提案手法では, RISC 及び MPEG の外部ピンオーバーヘッドが他の回路よりも多くなった.RISC

回路	完全	強可検査法 [14]					提案手	€法			
	スキャン		C	DP	TC	MUX		C	DP	TC	MUX
GCD	26.6	39.7	1.1	2.6	23.2	12.8	8.6	1.4	0.0	4.3	2.8
LWF	26.7	37.1	0.4	5.2	21.9	9.7	6.3	1.1	0.0	2.7	2.5
JWF	33.4	48.6	0.8	18.1	21.1	8.6	6.7	0.5	0.0	2.9	3.3
Paulin	20.8	31.7	1.1	3.4	19.4	7.8	5.7	0.5	1.7	1.7	1.7
RISC	16.7	27.3	0.1	10.9	12.5	3.6	3.3	0.1	0.0	2.2	1.1
MPEG	19.7	24.9	0.2	4.0	13.0	7.2	5.1	0.2	0.6	2.4	1.9

表 5.4 面積オーバーヘッド

では,ホールド機能の制御パターン数が多いために TC に必要な外部ピンが4本 となった.また,RISC 及び MPEG では,データパスの外部出力のビット幅よりも 観測が必要な信号線のビット幅が大きいため,OMUX が2段以上必要となった.

テスト生成結果を表 5.5 に示す.テスト生成ツール(ATPG)は TestGen(Synopsys),計算機は SunBlade2000を使用した.提案手法のテスト生成では,多重故障を扱う必要がある.TestGen は多重故障を扱うことができないので,文献[21]の手法を用いて多重故障を単一縮退故障として扱える回路に変換し,TestGenを適用した.テスト生成時間には,テスト容易化設計に要した時間は含んでいない. それぞれの手法におけるテスト容易化設計にかかる時間は1秒以下となり,無視できる位に小さい.故障検出効率は,ベンチマーク回路においては,完全スキャン設計法,強可検査法及び提案手法は完全故障検出効率を達成した.RISC に関しては,完全スキャン設計及び提案手法では,一部の観測モジュールに対してテストベクトルを生成できなかった.提案手法におけるテスト生成時間は,スキャン設計法や強可検査法と比べて大きくなっているが,実用的なテスト生成時間が実現できた.RISC において提案手法では生成した時間展開モデルの時間展開数が小さいために比較的に短いテスト生成時間になったのに対し,MPEG では回路の順序深度が非常に大きいために時間展開数が大きくなり,完全スキャン設計と比較してテスト生成時間が長くなった.RISC の制御信号線には多数のファンア

完全スキャン	強可検査法	提案手法				
			TC	OMUX		
3	5	4	3	1		
3	5	4	3	1		
3	5	4	3	1		
3	5	4	3	1		
3	6	6	4	2		
3	7	6	3	3		

表 5.5 外部ピンオーバーヘッド

表 5.6 故障検出効率

回路	DFT 前	完全スキャン	強可検査法	提案手法
GCD	83.39	100.00	100.00	100.00
LWF	99.05	100.00	100.00	100.00
JWF	96.16	100.00	100.00	100.00
Paulin	96.55	100.00	100.00	100.00
RISC	63.95	99.97	100.00	99.97
MPEG	74.48	100.00	100.00	100.00

ウトが存在しており,データパス中の複数の回路要素に同一の制御信号が印加される.提案手法では,テストコントローラによりデータパスの各回路要素に個別に制御できるように制御信号線を付加し,全ての制御信号線を観測可能としている.このため,RISCにおける提案手法のテスト生成時間は完全スキャン設計と比較して大幅に削減できたと考えられる.提案手法と強可検査法は,スキャンシフト操作を必要としないので完全スキャン設計法よりも大幅にテスト実行時間を短縮できた.また,提案手法と強可検査法は実動作速度での実行が可能であり,ほとんどの回路において,提案手法は強可検査法に比べてテスト実行時間を大幅に削減することができた.特に,RISCにおいては,強可検査法の約1/2,MPEG

表 5.7 テスト生成時間

回路	DFT 前	完全スキャン	強可検査法	提案手法
GCD	3070.07	0.27	1.13	1.72
LWF	85.45	0.17	0.89	1.01
JWF	2873.34	0.88	1.22	5.91
Paulin	4290.51	0.53	1.60	8.07
RISC	156808.67	98870.71	105.26	166.88
MPEG	195260.82	55.72	17.64	1208.90

表 5.8 テスト実行時間

回路	DFT 前	完全スキャン	強可検査法	提案手法
GCD	421	4232	456	588
LWF	392	2904	295	108
JWF	412	20975	1000	675
Paulin	201	6147	1136	798
RISC	6928	1233859	7914	4345
MPEG	148	462942	150019	8515

においては,強可検査法の約1/20に削減できた.強可検査法が回路要素毎にテスト生成をするのに対し,提案手法では回路全体を対象にテスト生成を行う.このため,故障シミュレーションにより効率よく故障が検出でき,系列長が短くなったためであると考えられる.テスト生成は各回路に対して一度実行するだけで済むのに対し,テスト系列長は製造した回路毎のテスト実行時間に影響することから,提案手法はより有用である.

49

5.6. むすび

本論文では,RTL 回路の性質として部分強可検査性を定義し,部分強可検査性 に基づくテスト容易化設計法及びテスト生成法を提案した.提案手法は,組合せ 回路用のテスト生成アルゴリズムが適用可能であり,実用的なテスト生成時間で 完全故障検出効率を達成した.また,実動作速度テストが可能であり,完全スキャ ン設計法と比較して面積オーバーヘッド及びテスト実行時間を大幅に削減できる ことを示した.

第6章

結論

近年,VLSIの大規模化に伴い,従来のテスト容易化設計法である完全スキャン 設計法では,テスト実行時間が非常に長いという問題や,より信頼性を保証する 上で重要な実動作速度テストが困難といった問題がでてきている.そのため,実 動作速度テストが実行可能であり,短いテスト実行時間を実現するテスト容易化 設計法が求められている.同時に付加回路の面積オーバーヘッドや外部ピンオー バーヘッドをできるだけ小さく抑えることが必要である.

本論文では,完全スキャン設計法と比較して,面積オーバーヘッド及びテスト 実行時間を大幅に削減し,完全故障検出効率が達成可能な手法として,時間展開 モデルに基づくレジスタ転送レベル(RTL)回路のテスト容易化設計法を提案し た.また,時間展開モデルを用いたテスト生成が容易になるRTL回路の性質とし て,部分強可検査性を提案した.

4章では,データパスのみを対象とし,部分強可検査性に基づくテスト容易化 設計法を提案した.提案手法では,閉路に対して任意の値の印加及び任意の値を 保証することで,検出可能故障を検出するのに必要な時間展開数が閉路の順序深 度及び回路中のレジスタの個数程度となる.従って,実用的なテスト生成時間で 完全故障検出効率を達成するテスト生成が可能であると考えられる.実験結果で は,実用的なテスト生成時間で完全故障検出効率が達成可能であることを示した. また,文献[16]の手法と比較して,面積オーバーヘッド及びテスト実行時間を削 減することに成功した.

51

5章では,RTL 回路全体を対象とし,部分強可検査性に基づくテスト容易化設 計法を提案した.コントローラからの制御信号を考慮することで,テストコント ローラに必要な出力パターン数は少なくなる.従って,文献[14]で問題となって いたテストコントローラの面積を削減することが期待できる.実験結果では,完 全スキャン設計法と比較して,面積オーバーヘッドを大幅に削減することに成功 した.また,実用的なテスト生成時間でほとんどの回路で完全故障検出効率を達 成し,完全スキャン設計法と比較してテスト実行時間を大幅に削減することに成 功した.テスト生成は各回路に対して一度実行するだけで済むのに対し,テスト 系列長は製造した回路毎のテスト実行時間に影響する.従って,提案手法ではテ スト系列長を大幅に削減できているため,より有用性が高い.本手法の今後の課 題としては,データパスのビット幅が異なる回路に対する拡張や,コントローラ /データパス以外の回路に対する拡張が挙げられる.

謝辞

本研究の全過程を通して,絶えず適切な御指導,貴重な御助言,御討論,御配 慮を賜りました藤原秀雄教授に深く感謝の意を表します.

本研究に際して,有益な御指導と御助言を頂きました松本健一教授に深く感謝 の意を表します.

本研究に際して,貴重な御意見及び問題点の指摘を頂きました広島市立大学情報科学部の井上智生教授に深く感謝の意を表します.

本研究に際して,日頃から有益な御指導を頂きました井上美智子助教授に深く 感謝の意を表します.

本研究の全過程を通じて,様々な面でお世話になり,御助言,御協力頂きました大竹哲史助手に深く感謝の意を表します.

本研究の全過程を通じて,懇切丁寧な御指導と多くの貴重な御助言ならびに御 討論を頂きました米田智和助手に深く感謝の意を表します.

本研究に際し,日頃より多くの貴重な御意見,御討論を頂いた本学のコンピュー タ設計学講座の諸氏に感謝の意を表します.

そして,これまでの学生生活や研究生活を支え,励まし,協力し続けてくれた 両親に感謝致します.

参考文献

- [1] H. Fujiwara, Logic Testing and Design for Testability, The MIT press, 1985.
- [2] T. Inoue, T. Hosokawa, T. Mihara, and H. Fujiwara, "An optimal time expansion model based on combinational ATPG for RT level ciruits," *Proc. IEEE the 7th Asian Test Symp.*, pp. 190-197, Dec. 1998.
- [3] T. Inoue, D. K. Das, T. Mihara, C. Sano and H. Fujiwara, "Test generation for acyclic sequential circuits with hold registers," *International Conference on Computer Aided Design*, pp.550-556, Nov. 2000.
- [4] M. Abramovici, M. A. Breuer and A.D.Friedman, *Digital Systems Testing and Testable Design*, Computer Science Press, 1990.
- [5] S. Dey and M. Potkonjak, "Non-scan design-for-testability of RT-level data paths," *in Proc. Int. Conf. Computer-Aided Design*, pp.640-645, Nov.1994.
- [6] S. Dey and M. Potkonjak, "Nonscan design-for-testability techniques using RTlevel design information," *IEEE Trans. on CAD of Integrated Circuits and Systems*, pp.1488-1506, Dec. 1997.
- [7] M. L. Flottes, D. Hammad and B. Rouzeyre, "Improving Testability of Non-Scan Designs during BehavioralSynthesis," *Journal of Electronic Testing: Theory and Applications 11*, pp.29-42, 1997
- [8] M. L. Flottes, B. Rouzeyre and L. Volpe, "Improving Datapath Testability by Modifying Controller Specification," VLSI Design Volume 15 (2002), pp.491-498, 2002

- [9] R. B. Norwood and E. J. McCluskey, "Orthogonal scan:Low overhead scan for data Paths," *Proc.1996 Int.Test Conf.*, pp.659-668(1996)
- [10] R. B. Norwood and E. J. McCluskey, "High-level synthesis for orthogonal scan," *Proc. 15th VLSI Test Symp*, pp370-375, 1997
- [11] I. Ghosh, A. Raghunathan, and N. K. Jha, "Design for hierarchical testability of RTL circuits obtained by behavioral synthesis," *Proc. IEEE. Int. Conf. on Computer Design*, pp.173-179, 1995
- [12] I. Ghosh, A. Raghunathan, and N. K. Jha, "A Design for Testability Techique for RTL Circuits Using Control/Data Flow Extraction," *IEEE Trans. on Computer Aided Design*, Vol.17, pp.706-723, Aug.1998.
- [13] S. Nagai, S. Ohtake, and H. Fujiwara, "A Design for Hierarchical Testability for RTL Data Paths," *Digest of Papers, IEEE 2001 Workshop on RTL ATPG and DFT*, pp. 128-133, Nov. 2001.
- [14] S. Ohtake, H. Wada, T. Masuzawa and H. Fujiwara, "A non-scan DFT method at register-transfer level to achieve 100% fault efficiency," Journal of IPSJ, Vol.44, No.5, pp.1266-1275, May 2003.
- [15] S. Ohtake, T. Masuzawa and H. Fujiwara, "A non-scan DFT method for controllers to achieve complete fault efficiency," *in Proc. of the 7th Asian test symposium*, pp.204-211,1998.
- [16] H. Wada, T. Masuzawa, K. K. Saluja and H. Fujiwara, "Design for strong testablility of RTL data paths to provide complete fault efficiency," *Proc. of 13th International Conf. on VLSI Design*, pp.300-305, Jan. 2000.
- [17] Michiko Inoue, Kazuhiro Suzuki, Hiroyuki Okamoto and Hideo Fujiwara, "Test synthesis for datapaths using datapath-controller functions," Digest of Papers of European Test Workshop (ETW2003), pp.207-208, May 2003.

- [18] Hiroyuki Iwata, Tomokazu Yoneda, Satoshi Ohtake, and Hideo Fujiwara, "A DFT Method for RTL Data Paths Based on Partially Strong Testability to Guarantee Complete Fault Efficiency," *in Proc. of the 14th Asian Test Symposium*, pp. 306-311, Dec. 2005.
- [19] B. T. Murray and J. H. Hayes, "Hierarchical test generation using precomputed tests for modules," *in Proc. of IEEE Transaction on CAD*, Vol.9, No.6, pp.594-603, June 1990.
- [20] J. Lee and J.H. Patel, "Hierarchical test generation under architectural level functional constraints," *IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems*, vol. 15, no. 9, pp. 1144-1151, Sept. 1996.
- [21] H. Ichihara, and T. Inoue, "A method of test generation for acyclic sequential circuits using single stuck-at fault combinational ATPG," *IEICE Trans. Fundamentals*, Vol. E86-A, No. 12, pp. 3072-3078, Dec. 2003.