SiO₂/GaN MOS 構造の界面特性評価 および高圧水蒸気処理による欠陥の低減

古川 暢昭

奈良先端科学技術大学院大学

先端科学技術研究科 情報機能素子科学研究室

主指導教員 浦岡 行治 教授

2021年3月

目次

略語一覧	1
記号一覧	3
第1章	4
1.1 研究背景	4
1.1.1 社会的背景とパワーエレクトロニクス	4
1.1.2 パワー半導体材料の物性比較	6
1.1.3 GaN 系デバイスの種類と特徴	8
1.1.4 GaN デバイスにおける絶縁膜の候補	9
1.1.5 SiO ₂ /GaN MOS デバイスの課題	10
1.2 研究に用いた装置の概要	12
1.2.1 プラズマ CVD	12
1.2.2 高圧水蒸気処理	13
1.3 電気的特性の評価方法	14
1.3.1 容量-電圧(<i>C-V</i>)測定の概要	14
1.3.2 フラットバンド電圧(VFB)と絶縁膜中電荷の評価	15
1.3.3 High-Low 法による界面準位密度 D _{it} の評価	18
1.3.4 ワイドギャップ半導体における理想 C-V 曲線	20
1.3.5 電流-電圧(<i>I-V</i>)測定の概要	21
1.4 研究目的	22
1.5 本論文の構成	22
参考文献	23
第2章 SiO ₂ /n-GaN MOS 構造における絶縁膜中および界面近傍の電荷分	布評価25
2.1 はじめに	25
2.2 SiO ₂ /n-GaN MOS キャパシタの作製過程	25
2.3 電気的特性評価	27
2.3.1 C-V特性による界面準位密度 D _{it} 及び絶縁膜中実効電荷密度 Q _{ef}	ffの評価27
2.3.2 双方向 C-V 測定によるヒステリシス特性の評価	34
2.3.3 正電圧ストレス C-V 特性による VFB 安定性の評価	
2.3.4 コンダクタンス測定によるトラップ応答時間の評価	41
2.3.5 <i>I-V</i> 特性による絶縁破壊特性評価	43
2.4 SiO ₂ /n-GaN 構造における電荷分布のモデル化	46
2.5 まとめ	47
参考文献	48
第3章 PECVD による SiO ₂ 堆積条件の検討	50
3.1 はじめに	50
3.2 SiO ₂ /n-GaN MOS キャパシタの作製過程	50

3.3 電気的特性語	評価	52
3.3.1 C-V特	性による界面準位密度 D _{it} 及び絶縁膜中実効電荷 Q _{eff} の評価	52
3.3.2 双方向	C-V測定によるヒステリシス特性の評価	57
3.3.3 正電圧	ストレス C-V 特性による VFB 安定性の評価	59
3.3.4 <i>I-V</i> 特性	生による絶縁破壊特性の評価	62
3.4 まとめ		64
参考文献		65
第4章 高圧水蒸多	気処理による SiO ₂ /n-GaN MOS 特性改善効果の圧力依存性	66
4.1 はじめに		66
4.2 SiO ₂ /n-GaN	「MOS キャパシタの作製過程	66
4.3 電気的特性	上評価	68
4.3.1 C-V特	性による界面準位密度 D _{it} 及び絶縁膜中実効電荷密度 Q _{eff} の評価	68
4.3.2 双方向	C-V 測定によるヒステリシス特性の評価	71
4.3.3 正電圧	ストレス C-V 特性による VFB 安定性の評価	73
4.3.4 <i>I-V</i> 特性	生による絶縁破壊特性の評価	75
4.4 物性評価		78
4.4.1 二次イ	オン質量分析(SIMS)による SiO2 中 Ga 濃度の評価	78
4.4.2 SiO ₂ 中	に拡散した Ga 原子が電気的特性に及ぼす影響	79
4.5 HPWVA に	よる SiO ₂ /GaN MOS 構造特性改善の反応機構	83
4.5 まとめ		85
参考文献		86
第5章 結論		88
5.1 本研究の結		88
5.2 今後の課題	┋・展望	90
参考文献		91
研究業績目録		92
謝辞		93
付録1 フェルミ	ポテンシャル φ _F の算出	95
付録2 表面バン	ド曲がり φsの算出	95
付録3 理想 C-V	曲線の導出	96

略語一覧

略語	名称 (英語)
2DEG	2 次元電子ガス (Two dimensional electron gas)
BFM	バリガ性能指数 (Baliga figure if merit)
CNL	電荷中性点 (Charge neutrality level)
DIGS	欠陥誘起ギャップ状態モデル (Disorder induced gap state)
EOT	等価酸化膜厚 (Equivalent oxide thickness)
FNT	ファウラー・ノードハイムトンネリング (Fowler-Nordheim tunneling)
HEMT	高電子移動度トランジスタ (High electron mobility transistor)
HFET	ヘテロ接合電界効果トランジスタ (Heterojunction field effect transistor)
HPWVA	高圧水蒸気処理 (High pressure water vapor annealing)
IGBT	絶縁ゲートバイポーラトランジスタ (Insulated gate bipolar transistor)
JFM	ジョンソン性能指数 (Johnson figure of merit)
LED	発光ダイオード (Light emitting diode)
MESFET	金属-半導体電界効果トランジスタ (Metal semiconductor field effect transistor)
MOCVD	有機金属気相成長法 (Metal organic chemical vapor deposition)
MOSFET	金属-酸化物-半導体電界効果トランジスタ (Metal oxide semiconductor field effect transistor)
PBS	正電圧ストレス (Positive bias stress)

PECVD	プラズマ化学気相成長法 (Plasma enhanced chemical vapor deposition)
PDA	堆積後熱処理 (Post deposition annealing)
PMA	電極形成後熱処理 (Post metallization annealing)
SIMS	二次イオン質量分析 (Secondary ion mass spectroscopy)
SRH	ショックレー-リード-ホール (Shockley-Read-Hall)
SPM	硫酸過酸化水素水混合物 (Sulfuric acid peroxide mixture)
TEOS	テトラエトキシシラン (Tetraethyl orthosilicate)
TZDB	瞬時絶縁破壊試験 (Time zero dielectric breakdown)

記号一覧

記号	意味 [単位]	値
60	真空の誘電率 [F/cm]	8.85×10 ⁻¹⁴
\mathcal{E}_{s}	半導体(GaN)の比誘電率 [-]	9.5
бох	酸化物(SiO2)の比誘電率 [-]	3.9
q	電気素量 [C]	1.60×10 ⁻¹⁹
k	ボルツマン定数 [J K ⁻¹]	1.38×10 ⁻²³
Т	温度(室温)[K]	300
$E_{ m g}$	半導体(GaN)のバンドギャップ [eV]	3.4
χ	半導体(GaN)の電子親和力 [eV]	3.8
$arphi_{ m m}$	金属(Al)の仕事関数 [eV]	4.2
$\mathcal{V}_{ ext{th}}$	電子の熱速度 [cm s ⁻¹]	2.13×10^{7}
$N_{ m V}$	価電子帯の有効状態密度 [cm ⁻³]	4.62×10^{19}
$N_{\rm C}$	伝導帯の有効状態密度 [cm ⁻³]	2.23×10^{18}
$\sigma_{ m n}$	捕獲断面積 [cm ²]	1.0×10 ⁻¹⁶
$V_{\rm FB}$	フラットバンド電圧 [V]	
$\Delta V_{ m FB}$	理想・実測フラットバンド電圧差 [V]	
$Q_{ m eff}$	実効電荷密度 [C cm ⁻²]	
$Q_{ m f}$	固定電荷密度 [C cm ⁻²]	
$ ho_{\mathrm{OX}}$	膜中トラップ電荷密度 [C cm-3]	
Cox	酸化膜容量 [nF cm ⁻²]	
$C_{ m LF}$	高周波容量 [nF cm ⁻²]	
$C_{ m HF}$	低周波容量 [nF cm ⁻²]	
$C_{ m s}$	半導体容量 [nF cm ⁻²]	
$C_{\rm it}$	界面準位容量 [nF cm ⁻²]	
D_{it}	界面準位密度 [cm ⁻² eV ⁻¹]	
$\Delta V_{ m hys}$	最大ヒステリシス幅 [V]	
$\Delta Q_{ m hys}$	捕獲電荷密度 [C cm ⁻²]	
$ \Delta V_{ m str} $	PBS による V _{FB} シフト [V]	
$ \Delta Q_{ m str} $	PBS による注入電荷量 [C cm ⁻²]	
$G_{ m p}\!/\omega$	並列コンダクタンス [nF cm ⁻²]	
J	リーク電流密度 [A cm ⁻²]	
Ε	電界 [MV cm ⁻²]	
C_{Ga}	Ga 濃度 [cm ⁻³]	

第1章 序論

1.1 研究背景

1.1.1 社会的背景とパワーエレクトロニクス

新興国の工業化や情報社会の発展に伴い世界のエネルギー消費量は増加の一途を 辿っており、発展途上国を多く抱えるアジア地域等を中心に今後もエネルギー需要の 拡大は続いていくと予測される[1]。中でも電気エネルギーは、変換が比較的容易で利 便性が高いことから、社会における様々な機器の動力減として広く利用されている。 世界の地域別発電量の年次推移を図 1.1 に示す[2]。2019年における世界全体での発電 量は約 2.7 兆 kWh であり、1985年からの 30 年程度で約 2.7 倍に拡大している。電力 の多くは化石燃料の消費によって賄われているため、エネルギー需要拡大に伴う資源 枯渇が問題視されている。加えて化石燃料の燃焼時に排出される温室効果ガスによっ て、異常気象や生物種の大規模な絶滅などが懸念される地球温暖化問題が深刻化して いる。主たる温室効果ガスである CO2の地域別排出量を図 1.2 に示す[3]。1990年か ら 2017年までの 30 年足らずの間に世界の CO2総排出量は約 1.6 倍に増加しているこ とが確認できる。また、地域別にみると中国やインドといった新興国の排出割合が大 幅に増加しており、これらの国の発展が地球環境に及ぼす影響の大きさが見て取れる。

人類が持続可能な開発を続けていくためには地球温暖化をはじめとする環境・エネ ルギー問題の解決は不可欠であるため、低炭素社会の実現は世界的な急務となってい る。低炭素社会の実現に向けて、太陽光発電や風力発電、地熱発電といった再生可能 エネルギーに注目が集まっている。しかし、これらの再生可能エネルギーは環境や天 候の影響で出力が大きく変化するため安定供給が難しく、電気エネルギーの主要な供 給源となるには至っていない。したがって、持続可能な社会の実現に向けては、クリ ーンかつ低コストの電気エネルギーをいかにして得るかという「創エネルギー技術」 だけでなく、得られた電気エネルギーをいかに効率的に利用するかという「省エネル ギー技術」への取り組みも重要となってくる。本研究ではこの「省エネルギー技術」 に着目し、低炭素社会の実現に向けた次世代パワーエレクトロニクス技術に関する研 究を行った。

パワーエレクトロニクスとは、半導体素子を用いて電気エネルギーを自在に変換・ 制御する技術を指し、電力変換に用いる素子のことをパワー半導体デバイスと呼ぶ。 電気エネルギーは発電所で生成されてから鉄道や家庭などの各用途で消費されるま での間に、直流・交流変換、電圧変換、周波数変換などの電力変換が必要であり、こ の変換には多数のパワー半導体デバイスが用いられている。そのため、パワー半導体 デバイスの性能を向上させれば、電力変換時の損失を低減し、電力の利用効率向上を 実現することができる。

パワー半導体デバイスの役割は、スイッチング機能と整流機能によって効率よく電力変換を行うことであるから、要求される性能は基本的に情報通信技術分野で用いられるトランジスタと同じである。したがって、オン抵抗が低いことやスイッチング時の損失が小さいことなどが求められる。パワー半導体デバイスと情報通信用トランジ

スタの違いは、取り扱い電流・電圧の範囲である。パワー半導体デバイスでは、数十 ~数千 V の定格電圧範囲と数百 mA から数 kA に及ぶ定格電流範囲で安全に動作しな ければならない。そのため、情報通信用トランジスタに要求される特性に加え、パワ ー半導体デバイスは高い破壊耐圧を持つ必要がある。さらに、安全性の観点からノー マリーオフ動作であることが望ましい。



図 1.1 世界の地域別発電量の推移 (文献[2]のデータを基に作成)



図 1.2 世界の地域別 CO₂ 排出量の内訳 (a) 1990 年, (b) 2017 年 (文献[3]のデータを 基に作成)

1.1.2 パワー半導体材料の物性比較

現在用いられているパワー半導体デバイスは、Si を用いた金属-酸化物-半導体電界 効果トランジスタ(Metal-oxide-semiconductor field effect transistor : MOSFET)や絶縁ゲー ト型バイポーラトランジスタ(Insulated gate bipolar transistor : IGBT)が主流となってい る。しかし近年では、Si を用いたパワー半導体デバイスの性能は、Si の物性値に起因 する限界近くにまで到達しており、これ以上の性能向上は困難となっている。そこで、 Si よりも優れた物性値を有するワイドギャップ半導体が注目を集めている。ワイドギ ャップ半導体とは、Si(1.12 eV)の2 倍以上のバンドギャップを有する半導体の総称で あり、代表的な材料として炭化ケイ素(Silicon carbide : SiC)や窒化ガリウム(Gallium nitride : GaN)などが挙げられる。表 1.1 に室温状態における代表的なパワー半導体材 料の物性値を示す[4]。

	Si	4H-SiC	6H-SiC	AlN	InN	GaN
遷移型	間接	間接	間接	直接	直接	直接
バンドギャップ Eg[eV]	1.1	3.3	2.9	6.1	0.7	3.4
絶縁破壊電界 E _{BD} [MV cm ⁻¹]	0.3	3.0	4	6~15	1	3.3
熱伝導度 <i>Ѳ</i> ҝ [W cm ⁻¹ K ⁻¹]	1.5	4.9	5.0	2	1	1.5
飽和電子速度 v _s [cm s ⁻¹]	1.0×10 ⁷	2.0×10^{7}	1.5×10^{7}	1.5×10^{7}	1.5×10^{7}	2.5×10^{7}
電子移動度 µe [cm ² V ⁻¹ s ⁻¹]	1350	700	600	1100	3600	1200
ジョンソン性能 指数 JFM	1	324	400	900 ~5600	11	270~480
バリガ性能指数 BFM	1	12	6	100	0.8	34

表 1.1 室温における半導体材料の電子物性

パワーデバイスへの応用においてワイドギャップ半導体が Si よりも優位となる特性は、(1)バンドギャップが広い、(2)絶縁破壊電界が高い、(3)熱伝導度が高い、(4)飽和電子速度が高い、(5)電子移動度が高いなどである(図 1.3)。(1)及び(2)によって低オン抵抗かつ高耐圧なデバイスが実現し、高出力動作が可能となる。また、(1)によって高温でのキャリア励起が起こりにくくなり、(3)によって放熱性が向上するため、200℃以上の高温環境での安定動作やそれに伴う冷却機構の小型化が可能となる。さらに、



図 1.3 材料物性とパワーデバイス特性の相関関係

(4)及び(5)によって高周波動作と高電流密度が実現し、デバイスの小型化やコスト低減につながる。

GaN はウルツ鋼型(Wurtzite)結晶構造を持つ直接遷移型半導体であり、(1)バンドギャップ(3.4 eV)・(2)絶縁破壊電界(3.3 MV cm⁻¹)・(4)電子飽和速度(1000~2000 cm² V⁻¹s⁻¹)の点において、現在主流となっている Si のみならず SiC をも上回る優れた特性を有している。絶縁破壊電界を Si と比較すると、約 10 倍の値を持つ。デバイスのオン抵抗は材料が有する絶縁破壊電界の 3 乗に反比例することから、GaN デバイスのオン抵抗は理論上 Si デバイスの場合よりも約 1/100 まで低減できることになる。GaN・SiC ともに電子移動度は Si よりも低いが、デバイス構造を最適化することでオン抵抗に及ぼす影響を抑制することが出来るため、大きな問題にはならない[5]。また、材料のパワーデバイス適合性を判断する指標として、様々な性能指数が提案されている[6]。高周波パワー用途の性能指数として最も広く用いられているものの一つが Johnson 性能指数(Johnson figure of merit : JFM)であり、次式で与えられる[7]。

$$JFM = \left(\frac{E_{\rm BD}v_{\rm s}}{2\pi}\right)^2 \tag{1.1}$$

ここで、 E_{BD} は絶縁破壊電界を、 v_s は飽和電子速度をそれぞれ表す。また、Baliga によって提唱された性能指数(Baliga figure of merit : BFM)は、トランジスタの導通損失を反映した低周波応用における性能を表しており、次式で与えられる[8]。

$$BFM = \varepsilon_r \varepsilon_0 \mu_e E_g^{\ 3} \tag{1.2}$$

ここで、*ε*_r, *ε*₀, *μ*_e, *E*_gはそれぞれ、比誘電率、真空の誘電率、電子移動度、バンドギャップを表す。これらの性能指数は Si において 1 となるよう定義されており、GaN の JFM は Si の 270~480 倍、BFM は 17~34 倍である。この他の利点として、GaN は構成元素・ドーパント共に As などの有毒元素を含まないため、環境調和性が高い点も挙げられる。以上のことから GaN は、低オン抵抗・高速動作・高温動作・高耐圧・小型化が実現できる次世代のパワーデバイス材料として非常に有望であるといえる。

1.1.3 GaN 系デバイスの種類と特徴

GaN は 2014 年ノーベル物理学賞を受賞した青色発光ダイオード(Light emitting diode:LED)の材料として広く知られているが、電子デバイスは 1993 年に Khan らに よって金属-半導体電界効果トランジスタ(Metal semiconductor field effect transistor: MESFET)が最初に発表された[9,10]。その後、AlGaN/GaN 系などのヘテロ接合結晶成 長技術が進展し、デバイス構造もヘテロ接合電界効果トランジスタ(Heterojunction field effect transistor:HFET)や高電子移動度トランジスタ(High electron mobility transistor:HEMT)といった横型デバイスが主流となっていった(図 1.4 (a))[11]。こうし た横型 GaN パワー半導体デバイスは、USB 急速充電器などで製品化が始まっている 他[12]、GaN インバータを搭載した電気自動車の走行試験なども進められている [13]。横型デバイスの利点としては、安価かつ大口径の Si を基板として用いられること、AlGaN/GaN ヘテロ接合界面に生じる 2 次元電子ガス(Two dimensional electron gas: 2DEG)を活用することで低損失・高速スイッチングが実現できることなどが挙げられ る[14]。しかし、横型デバイスの耐圧はゲート・ドレイン間距離に依存するため、チップサイズが大型化しやすく高電力密度での動作が難しいという課題がある[15]。

この課題を解決し、更なる高耐圧・高出力化を成し遂げるべく、Siにおける MOSFET や IGBT のような縦型デバイスの実現が GaN でも求められる(図 1.4 (b))。縦型 GaN デ バイスの実現には自立 GaN 基板が不可欠であるが、転位密度の低い高品質の自立 GaN 基板の結晶成長は難しく、長年縦型 GaN デバイスの実現に向けた研究の障害となっ ていた。ハイドライド気相成長(Hydride vapor phase epitaxy: HVPE)法や Na フラック ス法、アモノサーマル法などの研究が進んだことにより、従来に比べて大口径・低コ スト・低転位密度の高品質な自立 GaN 基板が作製可能となって以降は、縦型 GaN デ バイスに関する研究が活発になされている[16-18]。近年、1kV を超える耐圧の縦型 GaN MOSFET も報告されてはいるものの、本格的な実用化に向けては課題も多く[16, 17]、ウェハ・エピ材料とデバイス作製プロセスの両面から更なる研究開発を進めてい く必要がある。



図 1.4 代表的な横型及び縦型 GaN デバイスの模式図 (a) 横型, (b) 縦型

1.1.4 GaN デバイスにおける絶縁膜の候補

Si や SiC と異なり、GaN は難酸化性であるため、熱酸化による絶縁膜の形成が困難 である。加えて、GaN の熱酸化によって形成される Ga₂O₃は、後述する GaN とのバ ンドオフセットが小さいため、MOS デバイスのゲート絶縁膜には不適である。これ らの理由から、GaN 系デバイスにおいては、堆積絶縁膜を用いた MOS 構造の形成が 広く検討されている。GaN 系 MOS デバイスの絶縁膜候補として、これまでに SiO₂・ SiN_x・HfO₂・Al₂O₃などが検討されてきた。高耐圧・大電流の縦型 GaN MOS デバイス 実現のためにゲート絶縁膜に求められる特性としては、(1)絶縁破壊電界が高いこと、 (2)半導体とのバンドオフセットが十分に大きいことが挙げられる。特に(2)は、高い電 界をかけることで発生するポテンシャル障壁の低下により生じるリーク電流を抑制 するため、1.0 eV 以上のバンドオフセットを持つことが望ましい[19]。

図 1.5 に電荷中性点(Charge neutrality level: CNL)モデルにより算出された GaN および主要な絶縁膜候補のバンドダイアグラムを示す[20]。本研究では、GaN との伝導帯・ 価電子帯バンドオフセットがそれぞれ 2.5, 3.2 eV と共に大きく、約 10 MV cm⁻¹という高い絶縁破壊電界を有する SiO₂ を絶縁膜として用いた。



図 1.5 GaN と主要な絶縁膜のバンドダイアグラム

1.1.5 SiO₂/GaN MOS デバイスの課題

GaN系 MOSFET の実用化に向けては、MOS 構造欠陥に起因する閾値電圧の不安定 性、GaN ドリフト層における高オン抵抗、GaN 基板のコストなど問題が山積してい る。中でも、MOS 構造における絶縁膜中および絶縁膜/半導体界面の欠陥に起因する 信頼性問題を解決することは、MOSFET の安定動作のために不可欠である。先述の通 り、熱酸化により高品質な絶縁膜形成が可能な Si や SiC と異なり、GaN は難酸化性 であるため堆積により高品質な絶縁膜及び界面を形成する必要がある。絶縁膜中や絶 縁膜/半導体界面に欠陥が存在すると、欠陥に電荷が捕獲されることで移動度の低下 や閾値電圧の不安定化などデバイス特性に様々な悪影響を及ぼす。絶縁膜/GaN 構造 における、膜中および界面欠陥に起因する電荷を図 1.6 に示す。絶縁膜/半導体系に存 在する電荷は一般的に以下の3つに分類することができる[21]。

(a) 酸化膜中にトラップされた電荷(Oxide trapped charge)

酸化膜中にトラップされた正孔または電子のことを指す。放射線によるイオン化・なだれ注入・Fowler-Nordheim トンネルなどのメカニズムでトラップへ捕獲される。一般に、下地の半導体基板とは電気的なやり取りをしない。

(b) 酸化膜中に固定された電荷(Fixed oxide charge)

絶縁膜/半導体界面付近に存在する電荷を指す。SiO₂/Si 系の場合は正の電荷であり、 絶縁膜の形成過程や基板の結晶方位に依存することが知られているが、GaN 上の場合 は不明瞭。一般に、下地の半導体基板とは電気的なやり取りをしない。

(c) 界面トラップ電荷 (Interface trap charge)

構造欠陥や絶縁膜の形成過程、結合の切断過程によって絶縁膜/半導体界面に生じる 電荷を指す。(a)・(b)の電荷と異なり、下地の半導体基板と電気的なやり取りをする。



図 1.6 GaN MOS 構造における絶縁膜中及び絶縁膜/半導体界面の電荷

上述のモデルはSi系 MOS 構造で広く用いられるものをGaN系 MOS 構造に適用したものである。基本的にはあらゆる絶縁膜/半導体の系に当てはめられると考えられるが[21]、各電荷の詳細な挙動については異なっている可能性がある。また、MOFETの信頼性低下はこれらの電荷が複合的に影響を及ぼしているため、主要因の特定が難しい。そのため、信頼性問題の根本的な解決のためには、SiO₂/GaN 構造における欠陥や電荷について本質的な理解を深める必要がある。これらの観点から、GaN系MOSFETの実用化に向けては、絶縁膜/GaN構造における電荷分布の解明が不可欠であると言える。

GaN 系 MOSFET の実用化のためには、MOS 構造における電荷分布の解明だけでな く、これらの電荷や欠陥を低減する必要がある。絶縁膜/n-GaN MOS 構造の特性改善 方法として、絶縁膜堆積前に GaN 表面にプラズマ処理を及ぼす手法や、絶縁膜堆積 後に 800-1000°C の高温熱処理を行う手法が報告されており、絶縁膜中電荷や界面電 荷の低減が確認されている[22,23]。しかし、プラズマ処理においてはプラズマが GaN 表面を損傷する可能性がある点、有毒ガスを用いる場合が多い点などの問題が残され ている。高温での熱処理に関しても、絶縁膜中への Ga 拡散とそれに伴う絶縁膜質の 悪化が報告されており、最適な方法であるとは言い難い[24]。Ga 拡散を引き起こさな い比較的低温の条件で絶縁膜中電荷や界面電荷を低減できる方法として、高圧水蒸気 処理(High pressure water vapor annealing : HPWVA)と呼ばれる手法について研究が進め られてきた。HPWVA の詳細については 1.2.1 節で述べる。

1.2 研究に用いた装置の概要

1.2.1 プラズマ CVD

プラズマ CVD(Plasma-Enhanced Chemical Vapor Deposition: PECVD)はプラズマを用 いた化学気相蒸着の一種である。他の化学気相蒸着や物理気相蒸着と比較した PECVD の利点として、(1)高い堆積速度、(2)低い堆積温度、(3)熱的・化学的安定性、 (4)高い均一性、(5)有機・無機前駆体の両方を使用可能な点などが挙げられる[25]。代 表的な PECVD 装置の概略図を図 1.7 に示す。反応室内の平行平板電極に高周波(Radio frequency: RF)電流を印加することで、原料ガスをプラズマ化して分解し、基板上に析 出させることで薄膜を形成する。プラズマを用いることで、熱 CVD よりも低温での 成膜が可能となっている。また、プラズマが発生しやすいよう、成膜は 1~数 100 Pa 程 度の減圧状態で行われる。

PECVD は絶縁膜・導電膜・半導体膜を目的に応じて堆積させることが出来るため、 エレクトロニクス産業で広く利用されている。PECVD によって堆積される材料の例 として、窒化ケイ素(SiN_x)、二酸化ケイ素(SiO₂)、酸窒化ケイ素(SiO_xN_y)、アモルファ スシリコン、ポリシリコン、ダイヤモンドなどが挙げられる。中でも SiO₂ は MOS 構 造の絶縁膜やパッシベーション膜として広く用いられており、従来はシラン(SiH₄)と 酸素(O₂)を用いて成膜されていた。しかし現在では、有毒で可燃性の SiH₄ よりも扱い やすく、かつ段差被覆性にも優れるテトラエトキシシラン(Tetraethyl orthosilicate : TEOS)が広く用いられている。本研究でも、TEOS と O₂ を原料ガスとして用い、 PECVD(samco 製, PD-220)によって SiO₂ 絶縁膜を堆積した。



図 1.7 PECVD 装置の模式図

1.2.2 高圧水蒸気処理

高圧水蒸気処理(HPWVA)は高温高圧状態の水蒸気を用いた湿式熱処理であり、ポリ シリコン中のダングリングボンド終端技術として開発された[26]。高圧水蒸気処理は その後、Si上プラズマ CVD SiO₂絶縁膜の改質、酸化物半導体系薄膜トランジスタの 特性改善に加え、低温湿式酸化手法としても応用されている[27-29]。さらに、パワー デバイス材料として研究が進められている SiO₂/SiC 構造においても、特性改善が報告 されている[30]。

水の相図を図 1.8 に示す。飽和水蒸気圧以下の過熱水蒸気領域における水は、常温 常圧の水と比べて低密度、低イオン積、かつ低誘電率という特異的性質を示す[31]。 そのため、化学的にはラジカル反応の好適場であり、熱分解・再結合・脱水縮合・脱 炭酸等の各反応が同時進行する。また、SiO₂ や Al₂O₃ 等の絶縁膜に対する H₂O 溶解度 は O₂ よりも高いため、湿式熱処理の方が乾式熱処理よりも絶縁膜および絶縁膜/半導 体界面の再酸化が迅速に進行する[29, 32]。

これまでの研究から、HPWVA は GaN 系 MOS 構造の界面制御技術としても有効で あることが確認されており、Al₂O₃/GaN 構造における界面欠陥の低減や SiO₂/GaN 構 造における絶縁膜中トラップの低減が報告されている[33-35]。これは、水分子による 界面の酸化反応や絶縁膜中 O 原子の置換反応に伴い、界面及び絶縁膜中の欠陥が補 填されるためである。しかし、比較的低い圧力(0.5 MPa)での処理しか検討されておら ず、より高圧条件での HPWVA が絶縁膜/GaN 界面に及ぼす影響については明らかに なっていない。本研究では処理圧力を変化させて HPWVA を施し、圧力が SiO₂/GaN MOS 構造に及ぼす影響を評価した。



図 1.8 水の相図





1.3 電気的特性の評価方法

1.3.1 容量-電圧(C-V)測定の概要

SiO₂/GaN MOS 構造において、絶縁膜中や界面に存在する欠陥が電気的特性に及ぼ す影響を評価するためには、容量-電圧(Capacitance - Voltage : *C-V*)特性の評価が不可欠 である。電極を通して交流信号と直流ゲート電圧を流すことによって MOS キャパシ タの容量を測定する。この容量は、*C* = dQ/dVで定義される。すなわち容量は電圧の 変化に対する電荷の変化であり、交流信号による電荷の変化から容量を求めることが できる。直流電圧の変化からはキャリアの蓄積や空乏といった静的特性が得られる。 このように、交流信号による容量値の測定を行いながら直流電圧を変化させていくこ とで、*C-V*曲線を得ることができる。

C-V特性は絶縁膜中や絶縁膜/半導体界面に存在する電荷の影響を強く受け、その特性が変化する。絶縁膜中のトラップ電荷(図 1.6 中(a))や固定電荷(図 1.6 中(b))の場合、 その電荷量はゲートに印加する電圧によらないため、C-V特性は理想的な場合に比べ て平行にシフトする。一方で、絶縁膜/半導体界面にトラップされた電荷の場合はその ようにはならない。図 1.10 に、欠陥誘起ギャップ状態(Disorder induced gap state : DIGS) モデルに基づく n型半導体バンドギャップ中の界面準位密度の分布を示す[36]。DIGS モデルに基づくと、真性フェルミ準位 E_iより上に分布する準位は電子を占有していな い状態で中性であり(アクセプタ型準位)、E_iより下に位置する準位は電子を占有して いない状態で正に帯電している(ドナー型準位)とされる。フェルミ準位 E_Fより上のア クセプタ型準位は空であり、中性である。E_i < E < E_Fの範囲にある界面トラップは電 子で満たされたドナー型準位であり、負に帯電している。E_iより下の界面トラッ プは電子で満たされたドナー型準位であり、中性である。その結果、半導体のバンド が平坦な状態(フラットバンド状態)における界面トラップ電荷の正味の電荷は負であ



図 1.10 DIGS モデルに基づく界面トラップの挙動を示す n 型半導体バンド図

る(図 1.10 (a))。ゲート電圧が正のときは電子で満たされたアクセプタ準位の増加により正味の電荷はフラットバンド状態よりも強い負となる(図 1.10 (b))が、ゲート電圧が 負の場合は電子が放出されることにより正味の電荷は正となる(図 1.10 (c))。その結果、 *C-V*曲線は正のゲート電圧では右に、負のゲート電圧では左にシフトする。したがっ て界面準位が存在すると、*C-V*曲線は理想的な場合に比べて引き延ばされた形状とな る。このように*C-V*曲線が引き延ばされる現象をストレッチアウトと呼ぶ。

1.3.2 フラットバンド電圧(VFB)と絶縁膜中電荷の評価

MOS 構造を形成した際、金属と半導体のフェルミ準位が一致するように半導体表 面のバンドに曲がりが生じる(図 1.11)。この曲がりを解消し、フラットバンド状態に するためには、一定のゲート電圧を印加する必要がある。フラットバンド状態にする ために必要な電圧のことをフラットバンド電圧(V_{FB})と呼ぶ。絶縁膜中や絶縁膜/半導 体界面に電荷が存在しない理想的な MOS 構造の場合、MOS 構造形成時に生じるバン ド曲がりは金属と半導体の仕事関数差 $\varphi_{ms} = \varphi_m - \varphi_s$ に等しいため、次式が成り立つ(図 1.11 (a))。

$$V_{\rm FB} = \varphi_{\rm ms} \tag{1.3}$$

本研究では、電極金属(Al)の仕事関数として $\varphi_m = 4.2$ を用いた[37]。また、半導体の仕事関数 φ_s は次式で与えられる。

$$\varphi_{\rm s} = \chi + \frac{E_{\rm g}}{2} - \varphi_{\rm F} \tag{1.4}$$

ここで、 χ , E_g , φ_F は半導体(GaN)の電子親和力、バンドギャップ、フェルミポテンシャルをそれぞれ表す。GaNの電子親和力については様々な値(2.7~4.1 eV)が報告されているが[38-44]、本研究では $\chi = 3.8$ を用いた[44]。 φ_F は半導体のドナー濃度 N_D から算出することができる。(詳細な算出方法については付録 1 を参照。)

実際の MOS 構造では、絶縁膜中や絶縁膜/半導体界面に様々な電荷が存在している ため、(1.3)式は成り立たない。MOS 構造中に正の電荷が存在する場合には負方向に、 負の電荷が存在する場合は正方向に V_{FB} はシフトする(図 1.11 (b, c))。実測した V_{FB} と 理想フラットバンド電圧である φ_{ms} の差から、MOS 構造中に存在する実効電荷密度 Q_{eff} を算出することが出来る。 $\Delta V_{FB} = V_{FB} - \varphi_{ms}$ とすると、実効電荷密度 Q_{eff} は(1.5)式 で表される。

$$Q_{\rm eff} = \Delta V_{\rm FB} C_{\rm OX} \tag{1.5}$$

 V_{FB} は MOS 構造中に存在するあらゆる電荷の影響を受けるため、 Q_{eff} は図 1.6 にお ける(a)~(c)の全電荷の和を表している。しかし前述の通り、界面準位はゲート電圧に 応じてその値が変化するため、膜中電荷と界面準位は切り分けて評価することが望ま しい。そこで、界面準位の影響が十分小さくなるように V_{FB} を定めれば、 Q_{eff} は絶縁 膜中トラップ電荷と界面近傍固定電荷(図 1.6 中(a)及び(b))の和であると近似すること ができる。実測した *C-V* 曲線から V_{FB} を求める方法として、以下の二つが挙げられる。 (a) 電荷が存在しない場合



(b) 正の電荷が存在する場合



(c) 負の電荷が存在する場合



図 1.11 SiO₂/GaN MOS 構造のバンド図 (a) MOS 構造中に電荷が存在しないとき, (b) 正の電荷が存在するとき, (c) 負の電荷が存在するとき

一つ目は、実測容量値がフラットバンド容量(C_{FB})となる電圧を V_{FB} と定義する方法である。 C_{FB} の理論式は(1.6)式で与えられる。

$$C_{\rm FB} = \frac{C_{\rm OX} \times \frac{\varepsilon_{\rm s} \varepsilon_0}{L_{\rm D}}}{C_{\rm OX} + \frac{\varepsilon_{\rm s} \varepsilon_0}{L_{\rm D}}}$$
(1.6)

ここで C_{OX} , ε_0 , ε_s はそれぞれ、酸化膜容量、真空の誘電率及び絶縁膜の比誘電率を表す。また、 L_D はデバイ長であり、 $L_D = \sqrt{\varepsilon_s \varepsilon_0 kT/q^2 N_D}$ で与えられる。しかし、界面準位は C_{FB} 付近で大きくなることが多く、この方法で求めた V_{FB} は界面準位の影響を多分に受ける。

二つ目の方法は、 $1/C^2$ 曲線から求める方法である[22]。GaN などのワイドギャップ 半導体では、図 1.12 (a)に示すように、 $1/C^2$ 曲線は蓄積領域と空乏領域のそれぞれで直 線となる。これらの直線領域の交点を V_{FB} と定義する。蓄積領域及び深い空乏領域で は界面準位の影響はほとんどないため、この方法から算出した V_{FB} は絶縁膜中電荷の 影響のみを考慮した V_{FB} であるといえる。したがって、そこから算出した Q_{eff} は、図 1.6 中(a)及び(b)の和であると近似することができる。以降の解析では、 Q_{eff} は図 1.6 中 (a)及び(b)の和であるという仮定の下で解析を進めていく。また、実測 C-V 及び後述 する理想 C-V における $1/C^2$ 曲線を比較すると、空乏範囲の直線領域の傾きは等しく なるため、その V 軸切片の差は ΔV_{FB} を表す(図 1.12 (b))。以降の解析では、この方法 を用いて算出した ΔV_{FB} を用いて計算を行った。



図 1.12 1/C²プロットとフラットバンド電圧の算出方法

1.3.3 High-Low 法による界面準位密度 D_{it}の評価

界面準位密度(図 1.6 中(c))の算出に用いられる方法の一つとして、High-Low 法があ る。High-Low 法とは、界面準位への電荷の捕獲及び放出が測定信号に追従できる低 周波測定と、電荷状態の変化に追従できない高周波測定を行い、その容量差から D_{it} を算出する方法である。この方法では、高周波測定においては D_{it} = 0 であるとみな す。低周波測定時と高周波測定時の MOS キャパシタの等価回路を図 1.13 に示す。酸 化膜容量を C_{ox}、半導体容量を C_s、界面準位容量を C_{it} とすると、低周波容量 C_{LF} 及 び高周波容量 C_{HF} はそれぞれ次式で表される。

$$C_{\rm LF} = \left(\frac{1}{C_{\rm OX}} + \frac{1}{C_{\rm s} + C_{\rm it}}\right)^{-1}$$
(1.7)

$$C_{\rm HF} = \left(\frac{1}{C_{\rm OX}} + \frac{1}{C_{\rm s}}\right)^{-1}$$
 (1.8)

(1.7)及び(1.8)式から C_sを消去し整理することで、界面準位密度 D_{it} (= C_{it}/q)は次式で表 すことが出来る。

$$D_{\rm it} = \frac{C_{\rm it}}{q} = \frac{C_{\rm OX}}{q} \left(\frac{C_{\rm LF}/C_{\rm OX}}{1 - C_{\rm LF}/C_{\rm OX}} - \frac{C_{\rm HF}/C_{\rm OX}}{1 - C_{\rm HF}/C_{\rm OX}} \right)$$
(1.9)

本研究では高周波測定に1MHzを、低周波測定に20Hzをそれぞれ用いた。

界面準位は半導体表面ポテンシャル φs の変化に伴って変化するため、対応するエネルギー準位を求める必要がある。図 1.14 に示したバンド図からもわかるように、界面における伝導帯端からトラップ準位までの準位 *E*_C-*E* は次式で表される。

$$E_{\rm C} - E = -\varphi_{\rm F} + \frac{E_{\rm g}}{2} + \varphi_{\rm s}$$
 (1.10)

また、 qsとゲート電圧 Vの関係は次式で与えられる。(導出は付録2を参照。)

$$\varphi_{\rm s} = \int_{V_2}^{V_1} \left(1 - \frac{C_{\rm LF}}{C_{\rm OX}} \right) \mathrm{d}V + \Delta \tag{1.11}$$



図 1.13 高周波及び低周波測定における MOS キャパシタの等価回路



図 1.14 伝導帯端からトラップ準位までのエネルギー

 Δ は積分定数である。フラットバンド状態の定義から、 Δ は $V = V_{FB}$ において $\varphi_s = 0$ となるように定めることが出来る。なお本研究では、(1.5)式を用いて C_{FB} を算出し、その時の電圧を V_{FB} として φ_s を算出した。

High-Low 法によって評価できる D_{it}のエネルギー範囲は、C-V 測定周波数・ゲート 電圧掃引時間・測定温度によって決まる。界面準位に捕獲された電子の放出は Shockley-Read-Hall (SHR)統計から算出される放出時定数 τ_t として次式で表される。

$$\tau_{\rm t} = \frac{1}{\sigma_{\rm n} v_{\rm th} N_{\rm C}} \exp\left(\frac{E_{\rm C} - E}{kT}\right) \tag{1.12}$$

 σ_n は捕獲準位の捕獲断面積、 v_{th} は電子の熱速度、 N_c は伝導帯の有効状態密度である。 放出時定数よりも測定時の電圧掃引時間 t_{meas} が大きいとき、 D_{it} を検出可能な最も深 い準位 $E_C - E_{deep}$ は次式で表される。

$$E_{\rm C} - E_{\rm deep} = kT ln(\sigma_{\rm n} v_{\rm th} N_{\rm C} t_{\rm meas})$$
(1.13)

また、Ditを検出可能な最も浅い準位 Ec-Eshallow は次式で与えられる。

$$E_{\rm C} - E_{\rm shallow} = kT ln \left(\frac{\sigma_{\rm n} v_{\rm th} N_{\rm C}}{2\pi f}\right)$$
(1.14)

本研究では、 $\sigma_n = 10^{-16} \text{ cm}^2$, $v_{th} = 2.13 \times 10^7 \text{ cm/s}$, $N_C = 2.23 \times 10^{18} \text{ cm}^{-3}$ と仮定して検出可能範囲を算出した。実際の測定では $t_{\text{meas}} = 2.15 \text{ s}$, $f = 1 \times 10^6 \text{ Hz}$ であったから、検出可能範囲はそれぞれ、 $E_C - E_{\text{deep}} = 0.60 \text{ eV}$, $E_C - E_{\text{shallow}} = 0.22 \text{ eV}$ となる。

1.3.4 ワイドギャップ半導体における理想 C-V 曲線

MOS キャパシタの理想 C-V 曲線はポアソン方程式を解くことで求めることができる。絶縁膜および絶縁膜/半導体界面に電荷が存在しない理想状態において、ポアソン 方程式の解から導かれる半導体容量 C_sは次式で表すことができる[21]。(導出は付録 3 を参照。)

$$C_{\rm s} = \widehat{U}_{\rm s} \frac{\varepsilon_{\rm s} \varepsilon_{\rm 0}}{2L_{\rm Di}} \frac{\{e^{U_{\rm F}} (1 - e^{-U_{\rm s}}) + e^{-U_{\rm F}} (e^{U_{\rm s}} - 1)\}}{F(U_{\rm F}, U_{\rm s})}$$
(1.15)

ここで、*U*_Fおよび*U*_sは規格化されたフェルミポテンシャルおよび半導体表面ポテンシャルを、F(*U*_F, *U*_s)は無次元の半導体表面電場を表し、それぞれ次式のように定義される。

$$U_{\rm F} = \frac{q\varphi_{\rm F}}{kT}, \quad U_{\rm S} = \frac{q\varphi_{\rm S}}{kT}, \quad {\rm F}(U_{\rm F}, U_{\rm S}) = \sqrt{e^{U_{\rm F}}(e^{-U_{\rm S}} + U_{\rm S} - 1) + e^{-U_{\rm F}}(e^{U_{\rm S}} - U_{\rm S} - 1)} \quad (1.16)$$

(1.15)式の分子および(1.16)式の平方根内の項は、ともに第1項が正孔の、第2項が電子の項を表している。ワイドギャップ半導体においては少数キャリアの生成レートは 非常に小さい。そこで、少数キャリア項は無視できると仮定すると、n型およびp型 のワイドギャップ半導体における理想的な半導体容量はそれぞれ次のように表すこ とができる。

(1) n型ワイドギャップ半導体における理想半導体容量 (正孔の影響を無視)

$$C_{\rm s} = \widehat{U}_{\rm s} \frac{\varepsilon_{\rm s} \varepsilon_0}{2L_{\rm Di}} \frac{\{e^{-U_{\rm F}}(e^{U_{\rm s}}-1)\}}{F(U_{\rm F}, U_{\rm s})}$$
(1.17)

$$F(U_{\rm F}, U_{\rm s}) = \sqrt{e^{-U_{\rm F}}(e^{U_{\rm s}} - U_{\rm s} - 1)}$$

$$(1.18)$$

(2) p型ワイドギャップ半導体における理想半導体容量 (電子の影響を無視)

$$C_{\rm s} = \widehat{U}_{\rm s} \frac{\varepsilon_{\rm s} \varepsilon_0}{2L_{\rm Di}} \frac{\{e^{U_{\rm F}} (1 - e^{-U_{\rm s}})\}}{F(U_{\rm F}, U_{\rm s})}$$
(1.19)

$$F(U_{\rm F}, U_{\rm s}) = \sqrt{e^{U_{\rm F}}(e^{-U_{\rm s}} + U_{\rm s} - 1)}$$
(1.20)

MOS キャパシタの等価回路は半導体容量 C_s と酸化膜容量 C_{ox} の直列接続であるから、全容量 Cは

$$C = \frac{C_{\rm OX}C_{\rm s}}{C_{\rm OX} + C_{\rm s}} \tag{1.21}$$

となる。また、ゲート電圧はフラットバンド電圧、表面電位、酸化膜電圧に関係して おり、次式で表すことができる。

$$V_{\rm G} = V_{\rm FB} + \varphi_{\rm s} + V_{\rm OX} = V_{\rm FB} + \varphi_{\rm s} + \widehat{U}_{\rm s} \frac{K_{\rm s} t_{\rm OX} kT}{q K_{\rm OX} L_{\rm Di}} F(U_{\rm F}, U_{\rm s})$$
(2.22)

(1.17)式から(1.22)式を用いることで、理想的な C-V 曲線を描画することができる。

1.3.5 電流-電圧(I-V)測定の概要

絶縁膜の絶縁破壊特性の評価には、電流-電圧(*I-V*)測定が用いられる。これは瞬時絶 縁破壊試験(Time-zero dielectric breakdown: TZDB)とも呼ばれ、ゲート電極に正電圧を 印加し、半導体から絶縁膜に多数キャリアである電子を注入することでリーク電流を 測定する。絶縁膜厚や電極径の影響を無視して比較できるよう、評価には*I-V*特性か ら変換した電流密度-電界強度(*J-E*)特性を用いた。

理想的なゲート絶縁膜を持つ MOS 構造では、ゲートリーク電流は Fowler-Nordheim (F-N)機構によって説明される。絶縁膜電圧 V_{OX} と半導体のフェルミ準位から絶縁膜 の価電子帯までのエネルギーである障壁高さ $q\phi_B$ の関係が $V_{OX} > q\phi_B$ であるとき、電 子から見た絶縁膜の障壁は三角形上に変形し、このときの傾斜した障壁層を通って流 れるリーク電流を F-N 電流と呼ぶ。F-N 機構によるリーク電流密度 J_{FN} と酸化膜電界 E_{OX} の関係は次式で表される[45, 46]。

$$J_{\rm FN} = \frac{q^3}{16\pi^2 \hbar \varphi_{\rm B}} E_{\rm OX}^2 \exp\left(-\frac{4}{3} \frac{\sqrt{2m^*} \varphi_{\rm B}^{3/2}}{\hbar q} \frac{1}{E_{\rm OX}}\right)$$
(2.23)



図 1.15 Fowler-Nordheim 機構による電荷伝導モデル

1.4 研究目的

GaN 系 MOSFET の実用化に向けては、MOS 構造における絶縁膜中および絶縁膜/ 半導体界面の欠陥や電荷に起因する信頼性問題を解決することが不可欠である。こう いった信頼性問題には MOS 構造中の様々な電荷が影響を及ぼしているため、根本的 な解決のためには、MOS 構造中の電荷について詳細に分析し、本質的な理解を深め る必要がある。Si系デバイスと異なり、GaN では絶縁膜/GaN MOS 構造の電荷分布に ついて明確なモデル化はなされていない。そこで本研究では、SiO₂/GaN MOS キャパ シタの電気的特性から絶縁膜中電荷や界面近傍の固定電荷の分布を解明し、モデル化 することを主目的の一つに据えている。さらに、信頼性問題の解決に向け、これらの 電荷を低減することが二つ目の主目的である。具体的には、SiO₂堆積条件の検討、高 圧水蒸気処理の処理条件検討によってこれらの電荷を低減し、信頼性問題の解決を目 指す。同時に、様々な圧力での HPWVA が SiO₂/GaN 構造に及ぼす物理的変化のメカ ニズム解明を目指す。

1.5 本論文の構成

本論文は、第1章「序論」から第5章「結論」までの全6章で構成される。各章の概 要について以下に示す。

第2章「SiO₂/GaN MOS 構造における絶縁膜中および界面近傍の電荷分布評価」で は、膜厚の異なる SiO₂/n-GaN MOS キャパシタの *C-V* 特性から絶縁膜中電荷や界面近 傍の固定電荷の分布を評価し、MOS 構造における電荷分布のモデル化を行った。ま た、これらの電荷に対する熱処理の効果についても評価した。

第3章「PECVD による SiO₂ 堆積条件の検討」では、SiO₂/GaN MOS 構造の電気的 特性向上のため、SiO₂の堆積条件を検討した。原料である TEOS 流量を変化させて作 製した SiO₂/n-GaN MOS キャパシタの電気的特性を測定し、TEOS 流量が電気的特性 に及ぼす影響を評価した。

第4章「高圧水蒸気処理による SiO₂/GaN MOS 特性改善効果の圧力依存性」では、 様々な処理圧力で HPWVA を施した SiO₂/n-GaN MOS キャパシタの電気的特性を測定 し、HPWVA の処理圧力が電気的特性に及ぼす影響を評価した。さらに、HPWVA を 施すことによって SiO₂/n-GaN MOS 構造に生じる反応のモデル化に取り組んだ。

第5章「結論」では、本論文に関する研究課題と得られた成果を精査・総括し、結 論を述べる。最後に、本論文に係る研究業績目録及び、謝辞を述べ結びとする。 参考文献

[1] 経済産業省 資源エネルギー庁,「令和元年度 エネルギーに関する年次報告」(エ ネルギー白書 2020)

[2] BP Statistical Review of World Energy, <u>https://www.bp.com/en/global/corporate/energy-</u> economics/statistical-review-of-world-energy.html

[3] IEA CO₂ Emission from Fuel Combustion: Overview, <u>https://www.iea.org/reports/co2-</u> emissions-from-fuel-combustion-overview

[4] B. Gil: OXFORD SCIENCE PUBLICATIONS III-Nitride Semiconductors and their Modern Devices, OXFORD UNIVERSITY PRESS (2013).

[5] M. S. Shur, B. Gelmont, and M. A. Khan, J. Electron. Mater, 25, 777 (1996).

[6] 渡邊幸志, J. Vac. Soc. Jpn., 52, 6, 351 (2009).

[7] E. O. Johnson, *RCA rev.*, **26**, 163 (1965).

[8] B. J. Baliga, J. Appl. Phys., 53, 1759 (1982).

[9] The Nobel Prize in Physics 2014 Press Release, The Official Web Site of the Nobel Prize, http://www.nobelprize.org/nobel_prizes/physics/laureates/2014/press.html

[10] M. A. Khan, J. N. Kuznia, A. R. Bhattarai, and D. T. Olson, *Appl. Phys. Lett.*, **62**, 1786 (1993).

[11] M A. Khan, J. N. Kuznia, D. T. Olson, W. J. Schaff, J. W. Brum, and M. S. Shur, *Appl. Phys. Lett.* **65**, 1121 (1994).

[12] Anker Japan, Anker PowerPort Atom PD 1, <u>https://www.ankerjapan.com/item/A2017.html</u>
[13] All GaN Vehicle, <u>https://www.gan-vehicle.jp/</u>

[14] J. P. Ibbetson, P. T. Fini, K. D. Ness, S. P. DenBaars, J. S. Speck, and U. K. Mishra, *Appl. Phys. Lett.*, **77**, 250 (2000).

[15] H. Otake, K. Chikamatsu, A. Yamaguchi T. Fujishima, and H. Ohta, *Appl. Phys. Express*, 1, 011105 (2008).

[16] T. Oka, T. Ina, Y. Ueno, and J. Nishii, Appl. Phys. Express, 8, 5, 054101 (2015).

[17] W. Li, S. Chowdhury, *Phys. Stat. Sol. A*, **213**, 10, 2714 (2016).

[18] K. Hasegawa, G. Nishino, K. Yasunishi, N. Tanaka, N. Murakami, and T. Oka, *Appl. Phys. Express*, **10**, 121002 (2017).

[19] J. Robertson, Eur. Phys. J. Appl. Phys., 28, 265 (2004).

[20] Z. Yatabe, J. T. Asubar, and T. Hashizume, J. Phys. D: Appl. Phys., 49, 393001 (2016).

[21] D. K. Schroder, "Semiconductor Material and Devise Characterization", Wiley, Hoboken, NJ (2006).

[22] T. Hashizume, S. Ootomo, and H. Hasegawa, Appl. Phys. Let., 83, 2952 (2003).

[23] Y. Niiyama, T. Shinagawa, S. Ootomo, H. Kambayashi, T. Nomura, and S. Yoshida, *Phys. Stat. Sol. A*, **204**, 6, 2032 (2007).

[24] T. Yamada, K. Watanabe, M. Nozaki, H. Yamada, T. Takahashi, M. Shimizu, A. Yoshigoe,T. Hosoi, T. Shimura, and H. Watanabe, *Appl. Phys. Express*, **11**, 015701 (2018).

[25] Y. Hamedani, P. Macha, T. J. Bunning, R. R. Naik and M. C. Vasudev, "Chemical Vapor

Deposition Recent Advances and Applications in Optical, Solar Cells and Solid State Device" (2006).

- [26] T. Sameshima, M. Satoh, K. Sakamoto, K. Ozaki, and K. Saitoh, *Jpn. J. Appl. Phys.*, **37**, 4254 (1998).
- [27] T. Sameshima, and M. Satoh, Jpn. J. Appl. Phys., 36, 687 (1997).
- [28] M. N. Fujii, Y. Ishikawa, M. Horita, and Y. Uraoka, *ECS J. Solid State Sci. Technol.*, **3**, 9, Q3050 (2014).
- [29] T. Futatsuki, T. Oe, H. Aoki, N. Komatsu, C. Kimura, and T. Sugino, *Jpn. J. Appl. Phys.*, **48**, 04C006 (2009).
- [30] 矢野裕司, 武田大輔, 畑山智亮, 浦岡行治, 冬木隆, 信学技報 IEICE Tech. Rep., SDM2007-28 (2007).
- [31] Y. Hori, C. Mizue, and T. Hashizume, Phys. Stat. Sol. C, 9, 6, 1356, (2012).
- [32] H.S. Oon, and K.Y. Cheong, Mater. Chem. Phys., 137, 381 (2012).
- [33] M. Uenuma, K. Takahashi, S. Sonehara, Y. Tominaga, Y. Fujimoto, Y. Ishikawa, and Y. Uraoka, *AIP Adv.*, **8**, 105103 (2018).

[34] Y. Fujimoto, M. Uenuma, T. Nakamura, M. Furukawa, Y. Ishikawa, and Y. Uraoka, Jpn. J. Appl. Phys., 58, 040902 (2019).

- [35] T. Lin, M. Uenuma, M. Furukawa, J. P. S. Bermundo, Y. Ishikawa, and Y. Uraoka, *ECS J. Solid State Sci. Technol.*, **8**, 8, 388 (2019).
- [36] H. Hasegawa, and T. Sawada, J. Vac. Sci. Technol., 16, 1478 (1979).
- [37] S. Miyazaki, and M. Hirose, AIP Conf. Proc., 550, 89 (2001).
- [38] V. M. Bermudez, J. Appl. Phys., 80, 1190 (1996).
- [39] C. I. Wu, A. Kahn, N. Taskar, D. Dorman, and D. Gallagher, J. Appl. Phys., 83, 4249 (1998).
- [40] C. I. Wu, and A. Kahn, J. Appl. Phys., 86, 3209 (1999).
- [41] M. E. Levinshtein, S. L. Rumyantsev, M. S. Shur, "Properties of Advanced Semiconductor materials: GaN, AlN, InN, BN, SiC, SiGe", John Wiley & Sons (2001).
- [42] T. E. Cook, C. C. Fulton, W. J. Mecounh, K. M. Tracy, R. F. Davis, E. H. Hurt, G. Lucovsky, and R. J. Nemanich, *J. Appl. Phys.*, **93**, 3995 (2003).
- [43] T. E. Cook, C. C. Fulton, W. J. Mecounh, R. F. Davis, G. Lucovsky, and R. J. Nemanich, *J. Appl. Phys.*, **94**, 3949 (2003).
- [44] S.-C. Lin, C.-T. Kuo, X. Liu, L.-Y. Liang, C.-H. Cheng, C.-H. Lin, S.-J. Tang, L.-Y. Chang,
- C.-H. Chen, S. Gwo, Appl. Phys. Express, 5, 3, 031003 (2012).
- [45] R. H. Good, Jr. and E. W. Muller, "Handbuch der Physik" (1956).
- [46] M. Lenzlinger and E. H. Snow, J. Appl. Phys., 40, 278 (1969).

第2章 SiO₂/n-GaN MOS 構造における絶縁膜中および界面近傍の電荷分布評価 2.1 はじめに

1.1.5節で述べた通り、GaN MOSFET の実現に向けた重要な課題の一つとして、ゲート絶縁膜や絶縁膜/GaN 界面の電荷トラップに起因する信頼性問題を克服しなけれ ばならない。界面近傍の固定電荷や絶縁膜中にトラップされた電荷は、MOSFET の閾 値電圧特性やそれに関連する信頼性の問題に重要な影響を及ぼしている[1, 2]。 SiO₂/GaN MOS 構造に関して、界面準位を評価している報告は多いものの、絶縁膜中 の電荷分布に関する研究は少数であり[3,4]、SiO₂/GaN MOS 構造における電荷分布の 詳細は未だ明らかになっていない。信頼性問題の根本的な解決のためには、原因とな る電荷について本質的な理解を深めることが不可欠である。そこで本章では、 SiO₂/GaN 構造中の界面近傍固定電荷および絶縁膜中電荷について分析し、その分布 の解明を目的とした。絶縁膜厚の異なる SiO₂/GaN MOS キャパシタを作製し、各試料 の C-V特性から絶縁膜中実効電荷 Qeffを算出した。Qeff と SiO₂ 膜厚との関係から各電 荷の分布を解析した。また、熱処理を施した試料と施していない試料の C-V特性を比 較することで、MOS 構造中の各電荷に対して熱処理が及ぼす効果も評価した。

2.2 SiO₂/n-GaN MOS キャパシタの作製過程

GaN 上 PECVD-SiO₂ 膜の評価用素子として Al/SiO₂/n-GaN/Ti/Al MOS キャパシタを 作製した。MOS キャパシタの作製には、(0001)面 GaN 基板上に 2 μ m のホモエピタキ シャル層(Si ドープ, 5×10¹⁶ cm⁻³)が成長されている GaN 自立基板(三菱ケミカル製及 びサイオクス製)を用いた。作製プロセスの詳細は以下の(1)~(3)の通りである(図 2.1)。

(1) 基板洗浄過程

SPM(Sulfuric acid peroxide mixture)洗浄及び RCA 洗浄によって基板を洗浄した。初めに、アセトンおよびメタノールに 3 min ずつ基板を浸漬し、その後超純水でリンスした。更に 0.5%の希釈 HF に 3 min 浸漬させ自然酸化膜を除去した後、再度超純水で リンスした。次に、80°C に熱した SPM 溶液(H₂SO₄: H₂O₂=1:1)に 15 min 浸漬し、有機物および金属不純物を除去した。その後超純水でリンスし、希釈 HF で酸化膜を除去した後再度超純水でリンスした。続いて、80°C に加熱したアンモニア水と過酸化水素水の混合液(NH₃: H₂O₂: H₂O = 0.5:1:5)に 15 min 浸漬し、表面パーティクルを除去した(SC1 洗浄)。その後超純水でリンスし、希釈 HF で酸化膜を除去した後再度超純水でリンスした。さらに、80°C に加熱した塩酸と過酸化水素水の混合液(HC1: H₂O₂: H₂O = 1:1:5)に 15 min 浸漬し、金属不純物を除去した(SC2 洗浄)。その後超純水でリンスし、希釈 HF で酸化膜を除去した後再度超純水でリンスし、希釈 HF で酸化膜を除去した後再度超純水でリンスした。最後に N₂ブローで基板を乾燥させた。

(2) PECVD による SiO₂の堆積

洗浄後、汚染や酸化を防ぐため迅速に基板を PECVD 反応チャンバーへと導入した。

TEOS/O₂ = 3/300 sccm の流量比で原料を反応させ堆積を行った。基板温度、チャンバ 一圧力、RF 出力はそれぞれ 300°C, 80 Pa, 150 W である。堆積時間を 0.5, 1, 2.5, 5, 7.5 min に変化させることで膜厚を変化させた。堆積時間 1, 2.5, 5 min の条件に関しては 2 試料ずつ作製し、合計 8 枚の試料を作製した。膜厚は、SiO₂の比誘電率を 3.9 として *C-V* 特性の最大容量値 *C*ox から算出した等価酸化膜厚(Equivalent oxide thickness : EOT) を用いた。

(3) EB 蒸着による電極の堆積

EB 蒸着を用い、7×10⁴ Pa 以下の高真空条件下で電極を堆積した。上部ゲート電極 (A1:200 nm)はメタルマスクを用いて直径 50,100,300,500 µm の大きさで形成した。 フォトレジストによってゲート電極を保護した後、裏面の酸化膜を除去するため BHF に 3 min 浸漬した。フォトレジストを除去した後、EB 蒸着によって同様に裏面コン タクト電極(Ti/A1:10/200 nm)を形成した。その後、一部の試料には電極形成後熱処理 (Post metallization annealing : PMA)を施した。PMA 雰囲気、温度、処理時間はそれぞ れ、フォーミングガス(N₂/H₂ = 19/1),400°C, 30min である。

1. 基板洗浄プロセス

2. SiO₂堆積



3. 電極堆積



図 2.1 SiO₂/n-GaN MOS キャパシタの作製過程(断面図)及び上部電極の光学顕微鏡写

2.3 電気的特性評価

2.3.1 C-V特性による界面準位密度 Dit 及び絶縁膜中実効電荷密度 Qeff の評価

膜厚を変化させて作製した SiO₂/GaN MOS キャパシタについて、LCR メータ(Agilent 製, E4980A)を用いて測定した高周波及び低周波 *C-V* 特性を図 2.2(PMA なし)及び 2.3(PMA あり)に示す。各試料 3 点または 5 点の電気的特性を測定しているが、その 中の代表的な1点の *C-V* 特性を示している。高周波及び低周波測定の周波数はそれぞ れ、1 MHz 及び 20 Hz である。図中における灰色の実線は理想曲線を、破線は 1/ C^2 曲 線の空乏領域が実測曲線に重なるよう平行移動した理想曲線をそれぞれ表す。したが って、灰色の実線と破線の距離が理想フラットバンド電圧 *V*_{FB} と実測 *V*_{FB} の差 ΔV_{FB} を 表す。また、各試料における平均 *V*_{FB} も図中に示す。全ての条件において、PMA の有 無によらず周波数分散は確認できるものの、PMA を施した試料では周波数分散は低 減されている。加えてストレッチアウトも低減されており、*C-V* 曲線の形状が理想曲 線に近づいている。膜厚の増加に伴い *V*_{FB} は負側にシフトしており、理想値との差 ΔV_{FB} は増加する傾向が見られた。また、膜厚を問わず PMA によって ΔV_{FB} が減少し ていることもわかる。これらの詳細な解析と考察については後述する。



図 2.2 PMA なし試料における高周波及び低周波 C-V 特性 (a) 6 nm, (b) 14 nm, (c) 15 nm, (d) 34 nm, (e) 39 nm, (f) 61 nm, (g) 80 nm, (h) 86 nm



図 2.3 PMA あり試料における高周波及び低周波 C-V 特性 (a) 7 nm, (b) 16 nm, (c) 15 nm, (d) 38 nm, (e) 41 nm, (f) 71 nm, (g) 83 nm, (h) 101 nm

High-Low 法によって算出した界面準位密度 D_{it} と伝導帯端からのエネルギーE_c-E の関係を図 2.4 に示す。図中の破線は Shockley-Read-Hall 統計から算出した Ditの検出 限界を表す。原子配列の乱れによって連続準位を説明する欠陥誘起ギャップ状態 (Disorder induced gap state : DIGS)モデルに基づくと、D_{it}はバンド端の浅い準位ほど高 くバンドギャップ中心ほど低いという U 字型の分布をとる[5]。本研究における Dit分 布は、PMAの有無によらず、バンド端ほど高くミッドギャップほど低いという DIGS モデル型の分布となった。また、PMA なしの試料では $E_{\rm C}-E = 0.3$ eV 付近に明確な ピークが確認できるが、PMA ありの試料ではピークは小さくなり、連続的な準位に 近づいている。このピークは GaN 表面の窒素欠陥に由来する離散準位だと考えられ [6,7]、PMA によってピークが減少していることから、熱処理によって窒素欠陥が補 填されたことが示唆される。膜厚による D_{it}の変化は小さく、絶縁膜の影響を受けず に界面準位だけを評価できているといえる。PMA による Dit の変化は伝導帯端から離 れるほどに大きくなっており、 $E_{\rm C}-E=0.6~{\rm eV}$ 付近では 50%程度低減されている。以 上から、PMA は SiO₂/GaN MOS 構造の D_{it} 低減に効果があることがわかる。しかし、 Al₂O₃/GaN 構造に対する PMA では D_{it}が 1/100 程度にまで低減されることが報告され ており、SiO₂/GaN 構造に対する D_{it}低減効果は Al₂O₃/GaN 構造の場合よりも小さいと 考えられる[8]。

高周波 C-V特性から算出した V_{FB} より、絶縁膜中の実効電荷密度 Q_{eff} を算出し、膜厚との関係を図 2.5 に示す。PMA 前の試料においては、 Q_{eff} は膜厚の増加に従って概ね線形に減少している。 V_{FB} は $1/C^2$ 曲線の空乏領域から算出しているため、界面準位の影響は無視できるほど小さい。そのため、 V_{FB} は界面近傍の固定電荷及び絶縁膜中トラップ電荷のみが影響を及ぼすと見なすことができ、次式で表すことができる[9]。

$$V_{\rm FB} = \varphi_{\rm ms} - \frac{1}{C_{\rm OX}} \int_0^{t_{\rm OX}} \left\{ Q_{\rm f}(t) + \frac{t}{t_{\rm OX}} \rho_{\rm OX}(t) \right\} dt$$
(2.1)



図 2.4 界面準位密度 *D*_{it} と伝導帯端からのエネルギー準位 *E*_C-*E*の関係 (a) PMA なし, (b) PMA あり



図 2.5 絶縁膜中実効電荷 Qeff の SiO2 膜厚依存性

ここで、 $Q_{\rm f}(t)$ [C cm⁻²]は界面近傍の固定電荷密度を、 $\rho_{\rm ox}(t)$ [C cm⁻³]は絶縁膜中トラップ電荷密度を、 $t_{\rm ox}$ [cm]は絶縁膜の膜厚をそれぞれ表す。SiO₂/Si 構造の系では、界面近傍の固定電荷は広がりを持たず界面の極近傍にのみ存在しており、絶縁膜中にトラップされた電荷は絶縁膜全体に一様に分布しているという仮定が広く用いられる。この仮定の下では、 $Q_{\rm f} = Q_{\rm f} \delta(t)$ となり $\rho_{\rm ox}(t)$ は定数となるから、(2.1)式を積分し(1.6)式に代入すると、 $Q_{\rm eff}$ は次式で表すことができる。

$$\frac{Q_{\rm eff}}{q} = \frac{Q_{\rm f}}{q} + \frac{t_{\rm OX}}{2q} \rho_{\rm OX}$$
(2.2)

このとき *Q*eff は膜厚に対して線形に変化するため、本研究における PMA なしの試料 は(2.2)式で近似することが出来る。このことから、PMA なしの SiO₂/GaN 試料では SiO₂/Si 構造の場合と近しい電荷分布をとることが示唆される。一方で PMA ありの試 料では、40nm 以上の領域では PMA なしと同様の傾向を示しているが、それよりも膜 厚が小さい領域では膜厚の減少と共に *Q*eff も減少している。そのため、PMA あり試料 の結果は(2.2)式で近似することができず、SiO₂/Si 系で用いられるモデルでは絶縁膜中 電荷分布を記述できないことがわかる。SiO₂/絶縁体界面から離れた位置では、半導体 の種類を問わず、電荷分布は大きく変わらないと推測できる。したがって、SiO₂/Si 系 モデルで本研究の結果を記述できなかったのは、*pox(t)*よりも *Q*f(*t*)に関する仮定が適 切ではなかったためと考えられる。そこで本研究では、界面近傍の固定電荷が半正規 分布に従って広がりを持っていると仮定した。このとき、(2.1)式における *Q*f(*t*)は次式 で表される。

$$Q_{\rm f}(t) = Q_{\rm f}' \exp\left(-\frac{t^2}{2\sigma^2}\right) \tag{2.3}$$

ここで、 σ は界面近傍固定電荷の分散を表す。これを用いて(2.1)式を積分すると、 Q_{eff}

$$\frac{Q_{\rm eff}}{q} = \frac{Q_{\rm f}}{q} \operatorname{erf}\left(\frac{t_{\rm OX}}{\sqrt{2}\sigma}\right) + \frac{t_{\rm OX}}{2q}\rho_{\rm OX}$$
(2.4)

(2.4)式を用いてフィッティングを行ったところ、PMA の有無を問わず得られた結果 とよく一致する曲線が得られた(図 2.5 中曲線)。得られたフィッティング曲線から固 定電密度 *Q*⁴*q*、膜中トラップ電荷密度 *ρ*ox/*q* 及び分散 *σ* を算出し、表 2.1 に示す。

	衣 2.1 柁隊族中の存	电何重ねよい回足电何の力取	
試料条件	界面近傍固定電荷 <i>Q_f / q</i> [×10 ¹² cm ⁻²]	絶縁膜中トラップ電荷 <i>p_{ox}/q</i> [×10 ¹⁷ cm ⁻³]	分散 σ [nm]
PMA なし	2.2	-2.0	< 1
PMA あり	0.73	-0.54	22

表 2.1 絶縁膜中の各電荷量および固定電荷の分散

これより、界面近傍の固定電荷は正の実効値を、絶縁膜中のトラップ電荷は負の実効 値をそれぞれ持つことが分かった。図 2.5 において、膜厚の増加に伴って Q_{eff} が減少 して見えたのは、絶縁膜中の負電荷(ρ_{OX})が膜厚と共に増加していたためと考えられる。 Q_f が正電荷のみを、 ρ_{OX} が負電荷のみをそれぞれ持っていると仮定すると、これらの 電荷は共に PMA によって 65~70%程度低減されている。したがって、PMA は Q_f 及 び ρ_{OX} の両方を低減し得ることが示唆された。一方で Q_f の分散は、PMA 前では 1 nm 未満であったのに対し、PMA 後では 20 nm 以上にまで拡大している。以上のことか ら、PMA は Q_f 及び ρ_{OX} の低減に有効である一方で、 Q_f の分布幅を拡大する可能性が 示された。なお、各電荷の数値の妥当性についてだが、他の研究機関の報告では正の 値・負の値ともに報告されており、符号の妥当性について評価することは難しい[4,10]。 しかしながら、いずれの場合でも Q_f/q は $10^{11} \sim 10^{12}$ cm⁻²程度、 ρ_{OX}/q は $10^{16} \sim 10^{17}$ cm ³程度の値をとっており、各電荷量の絶対値は概ねこれまでの報告と同程度であると いえる。

絶縁膜中トラップ電荷 ρ_{OX} の起源として考えられるものの一つに SiO₂ 中の酸素空 孔が挙げられる。SiO₂中の酸素空孔は電子及び正孔の両方に対して捕獲準位として働 き得ることが報告されている[11-13]。特に電子捕獲の場合、深い捕獲準位となること が報告されており[14]、一度捕獲された電子は簡単には放出されないと考えられる。 このため、SiO₂中の酸素欠陥が電子を捕獲し、膜中の負電荷として働いている可能性 がある。また、SiO₂中のOH 結合も電子捕獲準位として働くことが報告されており[15, 16]、H 不純物が膜中負電荷の起源となっていることも考えられる。さらに、132°以上 の Si-O-Si 結合角を持つアモルファス SiO₂の場合、欠陥等がなくとも真性の電子捕獲 準位を持つことが報告されており[17]、このような構造が膜中の負電荷の起源となっ ている可能性も考えられる。固定電荷 $Q_{\rm f}$ の起源として考えられるものとしては、ア モルファス SiO₂の局所的変形による正孔捕獲が挙げられる。アモルファス SiO₂にお いて、Si-O-Si 結合の伸びが生じている部分で正孔捕獲の発生が報告されている[18,19]。 SiO₂/半導体界面近傍では SiO₂ 構造の歪みが大きくなることが予測されるが、そのような場所では Si-O-Si 結合の伸びも多く発生する。その結果、界面近傍に多くの正孔が捕獲され、正の固定電荷が形成されると考えられる。また、前述の通り酸素空孔は正孔に対しても捕獲準位として働き得るため、固定電荷 *Q*f の起源が酸素欠陥であるとするモデルも提唱されている[20]。本研究の結果だけでは電荷の起源を完全に特定することはできないものの、PMA によって *p*ox 及び *Q*f はともに低減されていることから、PMA によって酸素欠陥の補填や H 不純物の脱離、界面近傍の局所的変形の緩和などが生じていることが示唆される。

PMA によって界面近傍固定電荷の分布が拡大した原因の一つとして、絶縁膜中への Ga の拡散が考えられる。SiO₂/GaN 構造に対して 900°C 以上の高温で熱処理(O₂ 雰 囲気下)を施すと、Ga が絶縁膜中に拡散し、電気的特性に様々な悪影響を及ぼすこと が報告されている[21]。β-Ga₂O₃ は N₂ 雰囲気下では 1100°C 以上まで分解されないが、H₂を含む雰囲気の場合 350°C 程度で分解されることが報告されている[22]。フォーミングガス中のH₂分子がSiO₂/GaN 界面にわずかに存在する GaO_x [23]の分解を促進し、比較的低温での絶縁膜中への Ga 拡散を助長した可能性がある(図 2.6)。以上から、H₂を含む雰囲気で熱処理を施された場合、400°C という比較的低温であっても少量の Ga 拡散が生じ、面近傍固定電荷の分布拡大が引き起こされた可能性がある。



図 2.6 水素を含む熱処理による Ga 拡散の模式図

33
2.3.2 双方向 C-V 測定によるヒステリシス特性の評価

ゲート電圧を蓄積側から空乏側、空乏側から蓄積側の順に掃引して双方向 C-V 測定 を行い、ヒステリシス特性を評価した。各条件における1MHz でのヒステリシス特性 を図 2.7(PMA なし)及び図 2.8(PMA あり)に示す。各試料において、VFB よりも負側の 領域(空乏領域)でヒステリシスが確認された。これは、界面準位による電子の捕獲速 度と放出速度が異なることに起因していると考えられる。蓄積状態では、E<EFとな る界面準位に電子が満たされている(図 2.9 左上)。その状態から負方向に電圧を掃引 すると、E>E_Fとなった準位から電子の放出が始まる。この放出速度が電圧掃引速度 よりも遅いと、界面準位からの電子放出は電圧変化に追従できず、E>E_Fとなる準位 にも電子は一部残留する(図 2.9 中上)。さらに負方向に電圧を掃引し、深い空乏状態 となると、 $E > E_F$ となる準位の電子はほぼ全て放出される(図 2.9 右上・右下)。続い て、深い空乏状態から正方向に電圧を掃引すると、E<EFとなった準位に電子が捕獲 されていく。この捕獲速度は十分に速く、電子捕獲は電圧変化に追従できると考えら れる(図 2.9 中下)。さらに正方向に電圧を掃引する蓄積状態となり、最初の状態に戻 る。このように双方向に電圧を掃引すると、電子の捕獲速度と放出速度の差から、掃 引方向によって界面準位の状態に差が生じる。これがヒステリシス発生の原因と考え られる。ヒステリシスが観測された電圧におけるエネルギー準位を算出すると、*E*c-E=0.5~2 eV 程度であった。したがって、ヒステリシスは High-Low 法により検出で きる D_{it}よりも深い準位の欠陥の影響により生じていると考えられる。

各条件における最大ヒステリシス幅を ΔV_{hys} として捕獲電荷密度 $\Delta Q_{hys} = C_{OX} \Delta V_{hys}$ を算出し、膜厚との関係を図 2.10 に示す。膜厚と ΔQ_{hys} の間に相関関係はみられず、 PMA によってやや減少傾向がみられたものの、その差は僅かであった。したがって、 ヒステリシスを引き起こす深い準位の欠陥は D_{it} 同様膜厚によらないが、 D_{it} とは異な り PMA によっては殆ど低減されないことが明らかとなった。



図 2.7 PMA なし試料における 1 MHz での双方向 *C-V*(ヒステリシス)特性 (a) 6 nm, (b) 14 nm, (c) 15 nm, (d) 34 nm, (e) 39 nm, (f) 61 nm, (g) 80 nm, (h) 86 nm



図 2.8 PMA あり試料における 1 MHz での双方向 *C-V*(ヒステリシス)特性 (a) 6 nm, (b) 16 nm, (c) 15 nm, (d) 38 nm, (e) 41 nm, (f) 71 nm, (g) 83 nm, (h) 101 nm



図 2.9 双方向 C-V特性においてヒステリシスが生じるメカニズムの模式図



図 2.10 最大ヒステリシス幅 ΔV_{hys} より算出した ΔQ_{hys} と膜厚との関係

2.3.3 正電圧ストレス C-V 特性による VFB 安定性の評価

*V*_{FB}の安定性を評価するため、正電圧ストレス(Positive bias stress : PBS) *C*-*V*特性を 評価した。この測定は膜厚が約 15,40,80 nm の 3 試料に対して行った。各試料に約 2.5 MV cm⁻¹の正電圧ストレスを印加した際の *C*-*V*特性を図 2.11 及び図 2.12 に示す。



図 2.11 PMA なし試料における約 2.5 MV cm⁻¹の正電圧ストレスを加えた際の *C-V* 特性 (a) 15 nm, (b) 39 nm, (c) 80 nm



図 2.12 PMA あり試料における約 2.5 MV cm⁻¹の正電圧ストレスを加えた際の *C-V* 特性 (a) 15 nm, (b) 41 nm, (c) 83 nm

PMA の有無や膜厚を問わず、*C-V*曲線は正方向に平行移動している。したがって、 GaN 基板から SiO₂中に注入された電荷は SiO₂中でトラップされ、新たな絶縁膜中負 電荷として働いていると考えられる[24]。

150 秒間の PBS 印加後のフラットバンド電圧シフト| ΔV_{str} |及び電荷注入量| ΔQ_{str} | = $C_{ox} |\Delta V_{str}|$ と膜厚の関係を図 2.13 に示す。PMA による| ΔV_{str} |及び| ΔQ_{str} |の低減が確認できる。また、PMA の有無を問わず、絶縁膜の膜厚が増加するにつれて| ΔV_{str} |は増加している。SiO₂ 絶縁膜を用いて GaN 系 MOSFET を作製する場合、十分な絶縁破壊耐圧を得られるように SiO₂ は約 100nm 程度のものが用いられる場合が多い[25, 26]。しかし、膜厚を増加させることで PBS による閾値電圧の不安定性を大きくしてしまう可能性もあるといえる。一方で、PBS による電荷注入量| ΔQ_{str} |は膜厚の増加に伴って減少している。膜厚の変化によって界面準位密度及び固定電荷密度は殆ど変化しないため、絶縁膜中トラップ電荷量の違いによってこのような差異が生じたと考えられる。

各試料における絶縁膜中トラップ電荷密度 $Q_{\text{ox}} = \rho_{\text{ox}} t_{\text{ox}} [C \text{ cm}^2] \geq |\Delta Q_{\text{str}}|$ の関係を図 2.14 に示す。なお、 ρ_{ox} は表 2.1 に示した値を用いた。PMA なしの試料同士及び PMA ありの試料同士を比較すると、 Q_{ox} が小さくなるにつれて $|\Delta Q_{\text{str}}|$ が大きくなる傾向が 見られた。このことから、絶縁膜中に存在する負の電荷(Q_{ox})は PBS による電荷注入 を妨げる可能性が示唆された。これは、絶縁膜中の負電荷とPBSによる注入電子の間には互いに反発する向きに静電気力が働くためであると考えられる。一方でPMAの有無で比較した場合、PMAを施すことで各試料における Q_{OX} と $|\Delta Q_{str}|$ の両方が低減されていることが分かる。すなわち、PMAによって Q_{OX} による電荷注入阻害効果が減少しているにも関わらず、それとは無関係に $|\Delta Q_{str}|$ は低減されている。したがって、PMAはPBSによる電荷注入量 $|\Delta Q_{str}|$ を低減し、デバイスの V_{FB} 安定性を向上させるのに有効な手法であるといえる。



図 2.13 150 秒間の正電圧ストレスを加えた後の (a) フラットバンド電圧シフト $|\Delta V_{str}|$, (b) 注入電荷量 $|\Delta Q_{str}|$ と SiO₂ 膜厚との関係



図 2.14 PBS による注入電荷量|△Qstr|と絶縁膜中トラップ電荷密度 Qox との関係

2.3.4 コンダクタンス測定によるトラップ応答時間の評価

PMA の有無によるトラップの応答時間を比較するため、20 Hz から 1 MHz の範囲 で並列コンダクタンス $G_{p/\omega}$ と測定周波数 f の関係を評価した。なお、この測定は膜 厚が約 70 nm の試料に対してのみ行った。図 2.15 に $E_{c}-E=0.5$ eV における $G_{p/\omega}$ と 測定周波数の関係を示す。PMA の有無によらず、2 つのピークが観測された。これは、 コンダクタンス測定によって 2 種類のトラップ準位が検出されたことを意味してい る。20 Hz 以下の領域に存在する 1 つ目のピークは応答が遅いトラップを、10 kHz 以 上の領域に存在する 2 つ目のピークは応答が早いトラップをそれぞれ表している。こ のように 2 つのピークを持つ $G_{p/\omega}$ - f 曲線は、単一ピークモデル[9]を次式のように拡 張することでフィッティングすることが出来る[27]。

$$\frac{G_{\rm p}}{\omega} = \frac{q}{2} \int_{-\infty}^{\infty} \frac{D_{\rm t1}}{\omega \tau_{\rm t1}} \ln\{1 + (\omega \tau_{\rm t1})^2\} P(U_{\rm s}) dU_{\rm s} + \frac{q}{2} \int_{-\infty}^{\infty} \frac{D_{\rm t2}}{\omega \tau_{\rm t2}} \ln\{1 + (\omega \tau_{\rm t2})^2\} P(U_{\rm s}) dU_{\rm s} \quad (2.5)$$

$$P(U_{\rm s}) = \frac{1}{\sqrt{2\pi\sigma^2}} \exp\left\{-\frac{(U_{\rm s} - \overline{U_{\rm s}})^2}{2\sigma^2}\right\}$$
(2.6)

ここで、*D*_t [cm⁻² eV⁻¹]はトラップ準位密度を、*τ*_t [s]はトラップ準位の応答時定数をそ れぞれ表している。また、添字 1 及び 2 は応答の遅いトラップ及び早いトラップをそ れぞれ表している。(2.5)及び(2.6)式を用いてフィッティングを行ったところ、PMA の 有無を問わず得られた結果とよく一致する曲線が得られた(図 2.15 中実線)。得られた フィッティング曲線からトラップ準位密度 *D*_t及び応答時定数 *τ*_tを算出すると、表 2.2 のようになる。

	応答の遅いトラップ		応答の早いトラップ	
試料条件	トラップ準位	応答時定数	トラップ準位	応答時定数
	$D_{t1} [\mathrm{cm}^{-2} \mathrm{eV}^{-1}]$	τ_{t1} [s]	$D_{t2} [\mathrm{cm}^{-2} \mathrm{eV}^{-1}]$	$ au_{t2}$ [s]
PMAなし	2.44×10^{12}	2.93×10^{-2}	2.73×10^{12}	1.09×10^{-5}
PMA あり	6.94×10 ¹¹	1.75×10^{-2}	$7.80 imes 10^{11}$	$8.97 imes 10^{-6}$

表 2.2 コンダクタンス測定から算出されたトラップ準位 D_tと応答時定数 t

応答が遅いトラップのピークに関しては、ピークの頂点が測定範囲外(20 Hz 未満) に存在するため正確なフィッティングはできないが、応答時定数が $10^3 \sim 10^{-2}$ 程度で あるということは言える。Fiorenza らの研究では遅いトラップ準位の応答時定数は 10^{-4} s 程度であったことから、本研究での結果は先行研究よりもかなり大きな値である と言える[27]。一方で、応答が早いトラップの応答時定数は PMA 前後でそれぞれ 1.1 × 10^{-5} s 及び 9.0× 10^{-6} s であった。これらは Fiorenza らの研究での値(5× $10^{-6} \sim 10^{-5}$)と 同程度である[27]。

1.1.5 節でも述べたように、一般的に絶縁膜中のトラップは下地の半導体基板と電荷のやり取りをしない。しかし、界面から離れた位置の絶縁膜中トラップとは異なり、 絶縁膜/半導体界面近傍に存在するトラップは半導体との間で電荷の交換が行われる 場合がある。このように半導体との間で電荷のやり取りが行われるトラップは「ボー ダートラップ」と呼ばれる。このボーダートラップは絶縁膜/半導体界面から数 nm 離 れた位置に存在しているため、界面準位よりも応答速度が遅い[28]。したがって、観 測された二つのトラップのうち応答が速いものは界面準位を、遅いものはボーダート ラップを表していると考えられる。これらのことから、*Q*fまたは *pox*の一部がボーダ ートラップとして働き、GaN 基板と電荷をやり取りしている可能性が示唆された。ま た、遅いトラップの応答速度は Fiorenza らの研究よりもかなり遅いことから、界面か らやや離れた位置の電荷もボーダートラップとして働いている可能性がある。



図 2.15 $E_{\rm C}-E=0.5 \text{ eV}$ における並列コンダクタンス $G_{\rm p}/\omega$ と測定周波数の関係

2.3.5 I-V特性による絶縁破壊特性評価

SiO2の絶縁破壊特性を調査するために電流-電圧(I-V)特性を評価した。ゲートリー ク電流密度(J)と印加電界(E)の関係を図 2.16 に示す。各試料約 30 点の J-E 特性を測定 した内の、真性破壊だと考えられる代表点1点ずつを示している。。また、比較のた めに理想的な F-N 曲線も示す(図 2.16 中破線)。PMA なしの試料では膜厚 15 nm の試 料のみ他の試料よりもリーク電流が大きく、残り2条件ではほぼ同様の J-E 特性が得 られた。PMA ありの試料では、膜厚によらずほぼ同様の J-E 特性が得られた。PMA によってリーク電流が立ち上がる電界は低くなっており、同じ電界におけるリーク電 流は PMA 前より増加している。2.3.3 節の PBS C-V 特性からわかるように、ゲートに 高い正電圧を加えると絶縁膜中に注入された電子が捕獲され、新たな負電荷として働 く。絶縁膜中に新たに捕獲された負電荷によって電界は中和されるため、絶縁膜に実 際に加わる電界はゲート電界よりも小さくなる。印加電圧が高くなるほど絶縁膜中へ の電子注入量は増加すると考えられ、それに伴って電界中和効果も大きくなる。2.3.3 節の結果から、PMA を施すと PBS による電荷注入量は低減されることがわかってい る。PMA ありの試料では、注入電子による電界中和効果が強く働いたため、見かけ上 のリーク電流が小さくなっていたと考えられる。PMA なしではリーク電流の立ち上 がり位置は F-N 曲線の立ち上がり位置と重なっていることからも、こちらが本来の J-E 特性に近いと考えられる。

絶縁破壊特性のばらつきを評価するため、Weibull 分布による絶縁破壊電界の解析 を行った。Weibull 分布とは、物体の強度を統計的に記述するために W. Weibull によ って提案された確率分布である[29]。ある物体が破壊されるとき、その物体の一番弱 い部分によって全体の強度が支配されるような破壊現象を、弱点破壊と呼ぶ。Weibull 分布は弱点破壊現象の破壊確率を統計的に表す分布であり、一般に絶縁破壊現象もこ のWeibull 分布に従うとされている[30-32]。このとき、累積破壊確率 F は、電界 E の 関数として次式で表される。



図 2.16 各試料の J-E 特性 (a) PMA なし, (b) PMA あり

$$F = 1 - \exp\left\{-\left(\frac{E}{E_0}\right)^{\beta}\right\}$$
(2.7)

これを変形すると、次のようになる。

$$\ln\{-\ln(1-F)\} = \beta \ln E - \beta \ln E_0$$
(2.7)

したがって、縦軸に ln{-ln(1-F)}を、横軸に ln(E)をとってプロットすると、傾き β の直線となることがわかる。絶縁破壊電界の Weibull プロットを図 2.17 に示す。PMA なし試料の 15 nm を除き、膜厚による絶縁破壊電界の差は小さい。平均絶縁破壊電界 は PMA によってやや減少しているが、これは前述の注入電荷による電界緩和効果が PMA によって弱まり、本来の絶縁特性に近づいたためと考えられる。

絶縁膜の電気的な破壊は、3つの典型的なモードに分類することが出来る[33]。3つ の破壊モードはそれぞれ A. B. C モードと呼ばれ、絶縁耐性の状態を示している。0 MV cm⁻¹ 付近での破壊(A モード)は絶縁膜形成時に付着したごみなどにより生じる不 均一な絶縁膜に起因する。1~7 MV cm⁻¹の領域での破壊(B モード)は主に絶縁膜中の 電気的に弱い点に起因したモードである。7 MV cm⁻¹ 以上の電界での破壊(C モード)は 均一な絶縁膜の真性破壊を表している。真性破壊が生じている場合、Weibull プロッ トは(2.7)式に従う直線となると考えられる。図 2.17 から、PMA なし 15 nm の試料を 除いて多くの点で直線に近い分布をとっており、真性破壊となっているように見える。 しかし実際には、リーク電流の立ち上がり位置にはばらつきがあり、絶縁破壊電界は 高いもののリーク電流密度が高い特異的なリーク機構となる点も見られた。そこで、 立ち上がり電界(リーク電流密度が $J = 2 \times 10^{-7}$ [A cm⁻²]に到達したとき電界と定義)の Weibull 分布を図 2.18 に示す。PMA なしの試料では、40 nm 及び 80 nm の試料では E = 8~9 MV cm⁻²程度の位置で真性破壊と考えられる直線領域が見られた。15 nm では 真性破壊はほとんど見られず、測定点による立ち上がり電界のばらつきは非常に大き かった。また、真性破壊の割合は膜厚が増加するほど高くなった。したがって、PMA なしの試料では、膜厚が薄いほど真性破壊以外の偶発的な絶縁破壊モードをとる確率 が高く、絶縁破壊特性のばらつきが大きくなる可能性が示された。PMA ありの試料 では、膜厚によらず E=5~7 MV cm⁻²程度の位置で真性破壊と考えられる直線領域が 見られた。真性破壊の割合は膜厚によって大きくは変わらず、すべての膜厚において PMA なしの試料よりも高くなっている。したがって、PMA を施すことで真性破壊が 生じる確率を高め、絶縁破壊特性のばらつきを低減することができる可能性がある。 C-V 測定の結果から、PMA によって絶縁膜中の電荷($Q_{\rm f}, \rho_{\rm OX}$)は共に低減されており、 絶縁膜中欠陥の低減が示唆されている。その結果、膜中欠陥に起因して生じる偶発的 な破壊(A・B モード破壊)の発生確率が減少し、真性破壊割合が増加したと考えられ る。



図 2.17 絶縁破壊電界の Weibull プロット (a) PMA なし, (b) PMA あり



図 2.18 $J = 2 \times 10^{-7} \text{ A cm}^{-2}$ となる E O Weibull プロット (a) PMA なし, (b) PMA あり

2.4 SiO₂/n-GaN 構造における電荷分布のモデル化

これまでの電気的特性評価から得られた結果より、SiO₂/GaN MOS 構造における電 荷分布をモデル化し、図 2.19 に示す。PMA なしの状態においては、界面の極近傍に 正の固定電荷 Q_f が局在しており、絶縁膜全体に負のトラップ電荷が増加するため、 Q_{eff} は相対 している。絶縁膜の膜厚が増加すると負のトラップ電荷が増加するため、 Q_{eff} は相対 的に減少しているように見える。また、PBS C-V特性から、 ρ_{OX} は PBS による電子の 注入を中和する働きがあることが示唆された。さらに、コンダクタンス測定から、こ れらの電荷の一部はボーダートラップとして働き、GaN 基板と電荷をやり取りしてい る可能性がある。PMA を施すと、 Q_f 及び ρ_{OX} はともに 65 ~ 70%程度低減される。同 時に、 Q_f の分布幅が増加することが明らかとなった。これは SiO₂/Si MOS 構造では生 じない、GaN 系 MOS 構造に特有の現象であり、PMA による SiO₂中への Ga 拡散が関 与している可能性がある。



図 2.19 SiO₂/GaN MOS 構造における電荷分布の模式図及び電荷量と膜厚の関係 (a) PMA なし, (b) PMA あり

2.5 まとめ

SiO2 膜厚の異なる SiO2/n-GaN MOS キャパシタを作製し、その電気的特性から絶縁 膜中の電荷分布を評価した。絶縁膜中の実行電荷密度 Oeff と膜厚の関係から絶縁膜中 電荷分布のモデル化を試みた。PMA なしのサンプルの場合、SiO₂/Si と同様に、固定 電荷 Qf は界面近傍にのみ局在し膜中トラップ電荷 pox は膜中全体に均一に存在する という仮定で測定結果を近似することができた。しかし、PMA を施したサンプルの 場合は SiO₂/Si の場合と同様の仮定を適用することはできなかった。そこで本研究で は、*Q*fは半正規分布に従い広がりをもって分布すると仮定した。このような仮定の下 では、得られた結果をよくフィッティングすることができた。フィッティングの結果、 ρ_{OX} は負の実効値を、 Q_{f} は正の実効値をそれぞれ持つことが明らかとなった。また、 これらの電荷は共に PMA によって約 65%低減された。このように PMA はこれらの 電荷両方の低減に有効であることが分かった。一方で、Qfの分散は PMA なしのサン プルでは 1nm 未満であったのに対し、PMA ありのサンプルでは 25nm 程度にまで拡 大された。このことから、PMAは*Q*fの分布幅を拡大する可能性が示された。この現 象は GaN 系 MOS 構造に特有のものであり、熱処理による Ga 拡散が影響している可 能性がある。O₂雰囲気の場合は通常 800℃ 以上でなければ Ga 拡散は観測されない。 しかし、熱処理雰囲気中に H₂ が含まれる場合は界面の GaO_x の分解が引き起こされ、 比較的低温でも Ga 拡散が引き起こされる可能性がある。Qfの起源としては SiO2 中の O 欠陥・局所的な構造歪みが、poxの起源としては O 欠陥や OH 結合などが考えられ る。

PBS *C-V*特性から、SiO₂ 膜厚が小さいほど PBS による電荷注入量| ΔQ_{str} |は増加する ことが分かった。界面準位密度及び界面近傍固定電荷は膜厚によって量が変化しない ため、この変化は絶縁膜中トラップ電荷密度 *Q*ox の差によるものであると考えられ る。注入電子と絶縁膜中負電荷(*Q*ox)との間には互いに反発する向きに静電気力が働 くため、*Q*ox が増加するほど PBS による電子の注入が妨げられていた可能性がある。 PMA を施すと、*Q*ox 及び| ΔQ_{str} |は共に低減された。*Q*ox による電子注入阻害効果が減 少したにもかかわらず| ΔQ_{str} |が低減されていることから、PMA は| ΔQ_{str} |の低減にも有 効であるといえる。

J-E 特性から、PMA によって絶縁破壊特性のばらつきを低減できることが分かった。 PMA なしでは膜厚の増加に伴って絶縁破壊特性のばらつきは小さくなっていたが、 PMA ありでは膜厚による依存性は見られなくなった。

SiO₂/GaN MOS 構造の電気的特性については研究されてきたものの、その電荷分布 については明確にはわかっていなかった。本章では SiO₂/GaN MOS 構造における電荷 分布を解明し、モデル化することに成功した。さらに、これらの電荷の熱処理に対す る変化も評価し、Si系では見られない GaN 系 MOS 構造に特有の固定電荷分布の変化 を明らかにした。 参考文献

T. Yonehara, Y. Kajiwara, D. Kato, K. Uesugi, T. Shimizu, Y. Nishida, H. Ono, A. Shindome,
 A. Mukai, A. Yoshioka, and M. Kuraguchi, in *Proc. of IEDM 2017*, IEEE, San Francisco, CA,
 USA (2017).

[2] S. Huang, S. Yang, J. Roberts, and K. J. Chen, Jpn. J. Appl. Phys., 50, 110202 (2011).

[3] B. Ren, M. Sumiya, M. Liao, Y. Koide, X. Liu, Y. Shen, and L. Sang, *J. alloy. Comp.*, **767**, 600 (2018).

[4] H.-S. Kim, W.-H. Jang, S.-K. Eom, S.-W. Han, H. Kim, K.-S. Seo, C.-H. Cho, and H.-Y. Cha, *J. Semicond. Technol. Sci.*, **18**, 187 (2018).

[5] H. Hasegawa, and T. Sawada, J. Vac. Sci. Technol., 16, 1478 (1979).

[6] T. Hashizume and H. Hasegawa, Appl. Surf. Sci., 234, 387 (2004).

[7] Z.-Q. Fang, and D. C. Look, Appl. Phys. Lett., 78, 15, 2178 (2001).

[8] T. Hashizume, S. Kaneki, T. Oyobiki, Y. Ando, S. Sasaki, and K. Nishiguchi, *Appl. Phys. Express*, **11**, 124102 (2018).

[9] D. K. Schroder, *Semiconductor Material and Device Characterization*, Wiley, Hoboken, NJ (2006).

[10] H. Mizobata, Y. Wada, M. Nozaki, T. Hosoi, T. Shimura, and, H. Watanabe, *Appl. Phys. Express*, **13**, 081001 (2020).

[11] D. Qian, and D. J. Dumin, in Proc. Of Int. Symp. On the Physical and Failure Analysis of Integrated Circuits (Cat. No.99TH8394), 145, IEEE, Singapore, (1999)

[12] Z.-Y. Lu, C. J. Nicklaw, D. M. Fleetwood, R. D. Schrimpf, and S. T. Pantelides, *Phys. Rev. Lett.*, **89**, 28, 285505 (2002).

[13] N.Richard, L. M. Samos, G. Roma, Y. Limoge, and J. P. Crocombette, J. Non-Cryst. Solids, 351, 1825 (2005).

[14] A. V. Kimmel, P. V. Sushko, A. L. Shluger, and G. Bersuker, ECS Trans., 19, 2, 3 (2009).

[15] F. J. Feigl, D. R. Young, D. J. DiMaria, S. Lai, and J. Calise, *J. Appl. Phys.*, **52**, 5665 (1981).
[16] 谷口研二, 浜口智尋, *電学誌*, **108**, 8, 793 (1988).

[17] A.-M. El-Sayed, K. Tanimura, and A. L. Shluger, *J. Phys.: Condens. Matter*, **27**, 265501 (2015).

[18] C. Kaneta, Jpn. J. Appl. Phys., 35, 1540 (1996).

[19] 金田千穂子, 応用物理, 65, 11, 1139 (1996).

[20] H. S. Witham, and P. M. Lenahan, Appl. Phys. Lett., 51, 1007 (1987).

[21] T. Yamada, K. Watanabe, M. Nozaki, H. Yamada, T. Takahashi, M. Shimizu, A. Yoshigoe, T. Hosoi, T. Shimura, and H. Watanabe, *Appl. Phys. Express*, **11**, 015701 (2018).

[22] R. Togashi, K. Nomura, C. Eguchi, T. Fukizawa, K. Goto, Q. T. Thieu, H. Murakami, Y. Kumagai, A. Kuramata, S. Yamakoshi, B. Monemar, and A. Koukitu, *Jpn. J. Appl. Phys.*, **54**, 041102 (2015).

[23] K. Mitsuishi, K. Kimoto, Y. Irokawa, T. Suzuki, K. Yuge, T. Nabatame, S. Takashima, K. Ueno, M. Edo, K. Nakagawa, and Y. Koide, *Jpn. J. Appl. Phys.*, **56**, 110312 (2017).

[24] K. Watanabe, D. Terashima, M. Nozaki, T. Yamada, S. Nakazawa, M. Ishida, Y. Anda, T. Ueda, A. Yoshigoe, T. Hosoi, T. Shimura, and H. Watanabe, *Jpn. J. Appl. Phys.*, 57, 06KA03 (2018).

[25] T. Oka, Y. Ueno, T. Ina, K. Hasegawa, Appl. Phys. Express, 7, 021002 (2014).

[26] S. Takashima, K. Ueno, H. Matsuyama, T. Inamoto, M. Edo, T. Takahashi, M. Shimizu, and K. Nakagawa, *Appl. Phys. Express*, **10**, 121004 (2017).

- [27] P. Fiorenza, G. Greco, F. Iucolano, A. Patti, and F. Roccaforte, *Appl. Phys. Lett.*, **106**, 142903 (2015).
- [28] D. M. Fleetwood, P. S. Winokur, R. A. Reber Jr., T. L. Meisenheimer, J. R. Schwank, M.
- R. Shaneyfelt, and L. C. Riewe, J. Appl. Phys., 73, 10, 5058 (1993).
- [29] W. Weibull, J. Appl. Mech., 18, 293 (1951).
- [30] 松葉博則, 川井栄一, 電学誌, 97, 282 (1977).
- [31] F. Russo, G. Badolate, and F. Irrera, J. Appl. Phys., 106, 063708 (2009).
- [32] 広瀬英雄, *電学誌*, **109**, 537 (1989).

[33] Semiconductor Silicon 1994 Proceedings of the seventh international symposium on silicon materials science and technology. (1994)

第3章 PECVD による SiO₂ 堆積条件の検討

3.1 はじめに

第2章では SiO₂/n-GaN 構造における絶縁膜中及び界面近傍の電荷分布を解析し、 SiO₂/Si 構造では見られない GaN 特有の固定電荷分布を明らかにした。本章では、 SiO₂/GaN MOS 構造の電気的特性向上のため、PECVD による SiO₂ 絶縁膜の堆積条件 を検討した。原料である TEOS 流量を変化させて SiO₂/GaN MOS キャパシタを作製 し、その電気的特性を評価することで、SiO₂ 絶縁膜の堆積条件最適化を目的とした。

3.2 SiO₂/n-GaN MOS キャパシタの作製過程

2.2 節と同様、GaN 上 PECVD-SiO₂ 膜の評価用素子として Al/SiO₂/n-GaN/Ti/Al MOS キャパシタを作製した。MOS キャパシタの作製には、(0001)面 GaN 基板上に 2 μ m の ホモエピタキシャル層(Si ドープ, 5×10¹⁶ cm⁻³)が成長されている GaN 自立基板(三菱 ケミカル製)を用いた。作製プロセスの詳細は以下の(1)~(3)の通りである。

(1) 基板洗浄過程

SPM 洗浄及び RCA 洗浄によって基板を洗浄した。初めに、アセトンおよびメタノ ールに 3 min ずつ基板を浸漬し、その後超純水でリンスした。更に 0.5%の希釈 HF に 3 min 浸漬させ自然酸化膜を除去した後、再度超純水でリンスした。次に、80°C に熱 した SPM 溶液(H₂SO₄: H₂O₂ = 1:1)に 15 min 浸漬し、有機物および金属不純物を除去 した。その後超純水でリンスし、希釈 HF で酸化膜を除去した後再度超純水でリンス した。続いて、80°C に加熱したアンモニア水と過酸化水素水の混合液(NH₃: H₂O₂: H₂O = 0.5:1:5)に 15 min 浸漬し、表面パーティクルを除去した(SC1 洗浄)。その後超純水 でリンスし、希釈 HF で酸化膜を除去した後再度超純水でリンスした。さらに、80°C に加熱した塩酸と過酸化水素水の混合液(HC1: H₂O₂: H₂O = 1:1:5)に 15 min 浸漬し、 金属不純物を除去した(SC2 洗浄)。その後超純水でリンスし、希釈 HF で酸化膜を除 去した後再度超純水でリンスした。最後に N₂ブローで基板を乾燥させた。

(2) PECVD による SiO₂の堆積

洗浄後、汚染や酸化を防ぐため迅速に基板を PECVD 反応チャンバーへと導入した。 O₂ 流量は 300 sccm で一定のまま TEOS 流量を 4, 3, 2, 1 sccm に変化させて堆積を行っ た。基板温度、チャンバー圧力、RF 出力はそれぞれ 300℃, 80 Pa, 150 W である。等 価酸化膜厚 EOT が約 65~90 nm 程度になるよう堆積時間を調整し、堆積を行った。

(3) EB 蒸着による電極の堆積

EB 蒸着を用い、7×10⁴ Pa 以下の高真空条件下で電極を堆積した。上部ゲート電極 (Al: 200 nm)はメタルマスクを用いて直径 50, 100, 300, 500 µm の大きさで形成した。 フォトレジストによってゲート電極を保護した後、裏面の酸化膜を除去するため BHF に 3 min 浸漬した。フォトレジストを除去した後、EB 蒸着によって同様に裏面コン タクト電極(Ti/Al: 10/200 nm)を形成した。その後、一部の試料には電極形成後熱処理 (Post metallization annealing: PMA)を施した。PMA 雰囲気、温度、処理時間はそれぞれ、フォーミングガス(N₂/H₂ = 19/1), 400°C, 30min である。

3.3 電気的特性評価

3.3.1 C-V特性による界面準位密度 Dit 及び絶縁膜中実効電荷 Qeff の評価

TEOS 流量が 1, 2, 3, 4 sccm の各条件で作製した SiO₂/GaN MOS キャパシタについ て、高周波及び低周波 *C-V* 特性を図 3.1(PMA なし)及び図 3.2(PMA あり)に示す。各 試料 3 点または 5 点の電気的特性を測定しているが、その中の代表的な 1 点の *C-V* 特 性を示している。高周波及び低周波測定の周波数はそれぞれ 1 MHz 及び 20 Hz であ り、2.3.1 節と同様に理想曲線及び平均フラットバンド電圧 V_{FB} も図中に示している。 全ての条件で周波数分散は確認できるが、TEOS 流量が 1 及び 4 sccm のときに他の条 件よりも周波数分散は小さくなった。この傾向は PMA の有無を問わず見られた。ま た、すべての条件において、PMA によって周波数分散は低減されている。加えてスト レッチアウトも低減されており、*C-V* 曲線の形状が理想曲線に近づいている。 V_{FB} に 関しても同様に、TEOS 流量が 1 及び 4 sccm のときに他の条件よりも理想 V_{FB} (= 0.26 V)に近づく傾向が見られた。また、TEOS 流量 1 sccm を除いて、PMA によって V_{FB} は 理想値に近づいている。



図 3.1 PMA なしの各試料における高周波及び低周波 *C-V* 特性 (a) TEOS 流量 4 sccm, (b) TEOS 流量 3 sccm, (c) TEOS 流量 2 sccm, (d) TEOS 流量 1 sccm



図 3.2 PMA ありの各試料における高周波及び低周波 *C-V*特性 (a) TEOS 流量 4 sccm, (b) TEOS 流量 3 sccm, (c) TEOS 流量 2 sccm, (d) TEOS 流量 1 sccm

各試料の最大容量値から算出した等価酸化膜厚 EOT を表 3.1 に示す。

衣 5.1 谷政科にわける寺価飯に族序 E01							
TEOS 流量 [sccm]		4	3	2	1		
EOT [nm]	PMAなし	79.9	68.5	90.3	65.6		
	PMA あり	85.4	73.5	90.7	65.9		

表 3.1 各試料における等価酸化膜厚 EOT

TEOS 流量が 2 sccm 以下の場合では PMA の有無で EOT はほとんど変化していない のに対し、3 以上の場合は約 7%増加している。熱処理によって絶縁膜中の欠陥が低減 され、密度が上昇して膜厚が減少することはあれども、熱処理によって膜厚が増加す るとは考え難い。そのため、この EOT の変化は誘電率の低下によるものだと考えら れる。TEOS 流量 3 および 4 sccm の試料について、分光エリプソメトリーを用いて求 めた膜厚と C_{OX} から絶縁膜の比誘電率 ε を算出すると、PMA によって約 5 から約 4.5 に変化していた。熱酸化 SiO₂ では ε = 3.9 程度、TEOS CVD SiO₂ では ε = 4.3 程度であ るから、PMAによって CVD SiO₂の標準的な値に近づいていることが分かる[1]。プラ ズマ CVD によって形成された堆積 SiO₂の誘電率が熱酸化 SiO₂よりも高いのは、膜 中に含まれる不純物や欠陥が多いためとされており、TEOS 流量 3 及び 4 sccm の試料 では他条件よりも欠陥・不純物が多いことが示唆される[2]。一方、TEOS 流量 2 およ び 1 sccm の場合は PMA の有無によらず $\varepsilon = 4.3$ 程度であった。これらのことから、 TEOS 流量 3 および 4 sccm の条件では膜中不純物や欠陥によって比誘電率が SiO₂本 来の値よりも高くなっていたが、PMA によってそれらの不純物や欠陥が低減された ために SiO₂本来の比誘電率に近づいたと考えられる。Si 基板上に作製した PECVD SiO₂の場合、TEOS/O₂比が小さいほど不純物の少ない高品質の絶縁膜が形成されるこ とが報告されている[3,4]。これは、TEOS/O₂比が高いと基板表面上への TEOS の吸着 反応が生じやすく、成膜時に TEOS 由来の H 元素が混入し、SiO₂ 中に OH 結合を形成 するためである。GaN 基板上の場合でも同様に、TEOS 流量が多くなるにつれて TEOS 由来の H 不純物が増加し、誘電率が高くなった可能性がある。

High-Low 法によって算出した界面準位密度 D_{it} と伝導帯端からのエネルギー $E_{C}-E$ の関係を図 3.3 に、 D_{it} ($E_{C}-E=0.25\sim0.35$ の平均値)と TEOS 流量の関係を図 3.4 にそれぞれ示す。2.3.1 節と同様に、 D_{it} はバンド端ほど高くミッドギャップほど低いという DIGS モデル型の分布がみられた[5]。TEOS 流量による D_{it} の変化を比較すると、PMAの有無によらず、流量が 1~3 sccm の場合は TEOS 流量の増加に伴って D_{it} が増加する傾向が得られた。このことから、TEOS 流量の増加に伴って増加すると考えられる H 不純物は、界面特性にも悪影響を及ぼしている可能性が示唆される。一方で4 sccm の場合は、1 sccm の試料に次ぐ低い D_{it} となった。この原因として、堆積速度が高いために GaN 表面がプラズマに曝される時間が最も短いことが考えられる。このことから、 D_{it} は TEOS 由来の H 不純物及び GaN 表面のプラズマ曝露時間の二つのパラメータが大きく影響している可能性がある。また、TEOS 流量 2 sccm と 3 sccm 及



図 3.3 界面準位密度 *D*_{it} と伝導帯端からのエネルギー準位 *E*_C-*E*の関係 (a) PMA なし, (b) PMA あり

び1 sccm と4 sccm の試料をそれぞれ比較すると、浅い準位(~ 0.3 eV)では D_{it} に差が 見られるものの、ミッドギャップでは殆ど変わらなかった。特に、GaN 表面の窒素欠 陥に由来する離散準位[6, 7]だと考えられる $E_{C}-E = 0.3$ eV 付近のピークに差が見ら れ、TEOS 流量が多いほうがこのピークは大きい傾向にあった。このことから、TEOS 由来 H 不純物が窒素欠陥を増加させる、または、不純物の少ない SiO₂ 膜では堆積時 に窒素欠陥が補填されている可能性が示された。更に、全ての条件において PMA に よる D_{it} の低減が確認された。 D_{it} の TEOS 流量依存性は PMA の有無によらず変わっ ていないことから、TEOS 流量を問わず一様に、界面欠陥は PMA によって低減され たと考えられる。

高周波 C-V 特性から算出した V_{FB} より、絶縁膜中の実効電荷密度 Q_{eff} を算出し、 TEOS 流量との関係を図 3.5 に示す。PMA なしの試料においては、TEOS 流量 1~3 sccm の場合は流量の増加と共に Q_{eff} も増加する傾向が見られたが、4 sccm において は 1 sccm に次いで低い Q_{eff} となった。これは D_{it} と同様の傾向である。PMA ありの試 料においては、TEOS 流量 1~3 sccm の場合 Q_{eff} はほぼ同等の値をとり、4 sccm の場 合のみやや低い値をとった。SiO₂/Si に関する先行研究及び EOT の結果から、TEOS 流 量が多いほど H 不純物は多く、SiO₂ 中の電荷密度は高くなると推測できる。したがっ て、TEOS 流量 4 sccm の試料では膜中の電荷量が少ないわけではなく、他条件よりも 負電荷が多いために Q_{eff} が小さく見えている可能性がある。Si-OH 結合は電子捕獲中 心として働くことが報告されていることから[8, 9]、多量の TEOS によって混入した OH 結合が負電荷として働いている可能性が考えられる。2章の結果から、TEOS 流量 が 3 sccm の場合は SiO₂ 中の固定電荷 Q_f 及び膜中トラップ電荷 ρ_{OX} の両方が PMA に よって同程度低減されることがわかった。しかし、TEOS 流量が異なる場合そうでは ない可能性がある。1 sccm の場合は、PMA によって Q_{eff} の値がやや増加しているこ とから、絶縁膜中の負電荷を強く低減している可能性がある。



図 3.4 界面準位密度 Dit (Ec-E=0.25~0.35 における平均値)の TEOS 流量依存性



図 3.5 絶縁膜中実効電荷 Qeffの TEOS 流量依存性

3.3.2 双方向 C-V 測定によるヒステリシス特性の評価

ゲート電圧を蓄積側から空乏側、空乏側から蓄積側の順に掃引して双方向 *C-V* 測定 を行い、ヒステリシス特性を評価した。各条件における 1 MHz でのヒステリシス特性 を図 3.6(PMA なし)及び 3.7(PMA あり)に示す。PMA なしの試料においては、2.3.2 節 と同様に、空乏領域でヒステリシスが確認された。PMA ありの場合もヒステリシス は確認できるが、TEOS 流量 1 及び 4 sccm の条件ではヒステリシス幅は大きく低減さ れた。ヒステリシスが観測された電圧におけるエネルギー準位を算出すると、 $E_{\rm C}-E$ = 0.5~2 eV 程度であったことから、ヒステリシスは High-Low 法から算出した $D_{\rm it}$ よ りも深い準位の欠陥の影響により生じていると考えられる。

各条件における最大ヒステリシス幅を ΔV_{hys} として捕獲電荷密度 $\Delta Q_{hys} = C_{OX} \Delta V_{hys}$ を算出し、TEOS 流量との関係を図 3.8 に示す。 D_{it} と同様、 ΔQ_{hys} は TEOS 流量 1 及び 4 sccm の条件で他の条件よりも低い値をとった。また、これら 2 条件は PMA によっ て ΔQ_{hys} が 50%程度低減されているのに対し、2 及び 3 sccm の場合は PMA によって 大きくは変化しなかった。



図 3.6 PMA なしの各試料における双方向 *C-V*(ヒステリシス)特性 (a) TEOS 流量 4 sccm, (b) TEOS 流量 3 sccm, (c) TEOS 流量 2 sccm, (d) TEOS 流量 1 sccm



図 3.7 PMA ありの各試料における双方向 *C-V*(ヒステリシス)特性 (a) TEOS 流量 4 sccm, (b) TEOS 流量 3 sccm, (c) TEOS 流量 2 sccm, (d) TEOS 流量 1 sccm



図 3.8 最大ヒステリシス幅 ΔV_{hys} より算出した ΔQ_{hys} と TEOS 流量との関係

3.3.3 正電圧ストレス C-V 特性による VFB 安定性の評価

TEOS 流量が V_{FB} の安定性に及ぼす影響を評価するため、正電圧ストレス(Positive bias stress : PBS) *C-V* 特性を評価した。図 3.9 及び 3.10 に 20V(約 2.5~3 MV/cm)の正電 圧ストレスを印加した際の *C-V* 特性を示す。PMA の有無によらず、TEOS 流量が少な いほど V_{FB} のシフト量は小さい傾向が得られた。

150 秒間の正電界ストレスによる注入電荷量 $|\Delta Q_{str}| = C_{OX} |\Delta V_{str}|$ と処理圧力の関係を 図 3.11 に示す。ここで、 $|\Delta V_{str}|$ は正電界ストレスによる V_{FB} のシフト量を表す。PMA ありの試料では、TEOS 流量が少ないほど電荷注入量が少ない傾向がみられた。PMA なしでも同様の傾向がみられるが、TEOS 流量が2 sccm の試料の方が1 sccm の試料 よりも電荷注入量が少ない。これは SiO2 膜厚の差に起因すると考えられる。表 3.1 に 示した EOT から TEOS 流量1および2 sccmの試料に印加された電界を算出すると、 それぞれ 2.8 および 3.1 MV/cm となる。このように、TEOS 流量 2 sccm の試料は膜厚 が厚い分加わった電界が相対的に小さくなり、他の試料より電荷注入量が小さかった と考えられる。以上から、TEOS 流量が少ない条件で作製した SiO2の方が VFBの安定 性は高いことが分かった。これは、TEOS 流量の増加に伴い、TEOS 中の H 原子に由 来した Si-OH 結合が増加するためであると考えられる。前述の通り、Si-OH 結合は電 子捕獲準位として働くから[8,9]、 ρ_{OX} だけでなく $|\Delta V_{\text{str}}|$ も増加したと考えられる。また、 SiO₂/GaN 構造において、界面における Ga-OH 結合も電子トラップとして働き、|ΔV_{str}| が増加する原因となり得ることが報告されている[10]。したがって、TEOS 流量が多 い試料では、Si-OH だけでなく GaN 表面に Ga-OH 結合も形成されている可能性があ る。



図 3.9 PMA なしの各試料における正電圧ストレス *C*-*V*特性 (a) TEOS 流量 4 sccm, (b) TEOS 流量 3 sccm, (c) TEOS 流量 2 sccm, (d) TEOS 流量 1 sccm



図 3.10 PMA ありの各試料における正電圧ストレス *C*-*V*特性 (a) TEOS 流量 4 sccm, (b) TEOS 流量 3 sccm, (c) TEOS 流量 2 sccm, (d) TEOS 流量 1 sccm



図 3.11 正電圧ストレスによる電荷注入量|ΔQstr|の TEOS 流量依存性

3.3.4 I-V特性による絶縁破壊特性の評価

SiO₂ 堆積時の TEOS 流量が絶縁破壊特性に及ぼす影響を調査するため、電流-電圧 (*I-V*)特性を評価した。ゲートリーク電流密度(*J*)と印加電界(*E*)の関係を図 3.12 に示す。 PMA の有無によらず、TEOS 流量が 1~3 sccm の試料ではほぼ同等の *J-E* 特性が得ら れたのに対し、4 sccm の試料のみリーク電流の立ち上がり電界が低くリーク電流が大 きくなった。

絶縁破壊電界及び立ち上がり電界($J = 2 \times 10^7$ [A cm⁻²]となる電界)のWeibullプロットを図 3.13 及び 14 にそれぞれ示す。全ての試料において絶縁破壊電界のばらつきは小さく、堆積条件による差も殆ど見られなかった。立ち上がり電界を比較すると、TEOS 流量 1~3 sccmの試料では 8~9 MV cm⁻¹程度の位置に真性破壊だと考えられる直線領域が見られた。一方で、TEOS 流量 4 sccmの試料では、真性破壊とみられる直線領域は 6 MV cm⁻¹程度の位置に見られた。また、PMA ありの TEOS 流量 3 sccm 試料では、立ち上がり電界のばらつきが 1 及び 2 sccm の試料よりも大きくなっていた。以上のことから、SiO₂ 堆積時の TEOS 流量が多いほど *J-E* 特性におけるリーク電流の立ち上がり電界が低くなり、絶縁破壊特性は悪化することが分かった。このような特性が得られた原因としては、*C-V* 特性の場合と同様に、TEOS/O₂比が大きい条件ではTEOS 由来の H 不純物が混入し、SiO₂の絶縁性が悪化したためと考えられる。



図 3.12 各条件における J-E 特性 (a) PMA なし, (b) PMA あり



図 3.13 絶縁破壊電界の Weibull プロット (a) PMA なし, (b) PMA あり



図 3.14 $J = 2 \times 10^{-7} \text{ A cm}^{-2}$ となる $E \mathcal{O}$ Weibull プロット (a) PMA なし, (b) PMA あり

3.4 まとめ

TEOS 流量を1~4 sccm に変化させて PECVD SiO₂を堆積させた SiO₂/GaN MOS キャパシタを作製し、その電気的特性に対して TEOS 流量が及ぼす影響を評価した。 PMA の有無を問わず、TEOS 流量 4 sccm の試料を除いて D_{it} は TEOS 流量が少ないほ ど小さくなる傾向が得られた。成膜時の TEOS/O₂ 比が高いほど TEOS 由来の H 不純 物が混入し、SiO₂ 中に欠陥や OH 結合が形成しやすくなる。このため、TEOS 流量が 高いほど SiO₂ の膜質が低下し、同時に界面品質も低下したと考えられる。一方で、 TEOS 流量 4 sccm の試料では 1 sccm の試料に次ぐ低い D_{it} が得られた。これは、堆積 速度が速いため、GaN 表面がプラズマに曝される時間が短かったためである可能性が ある。したがって、 D_{it} は TEOS 由来の H 不純物と GaN 基板のプラズマ暴露時間の 2 つのパラメータの影響を強く受ける可能性が示された。絶縁膜中の実効電荷密度 Q_{eff} は、PMA ありの場合は TEOS 流量 1~3 sccm の場合は同等であったが、4 sccm の試 料のみやや低い値をとった。これは、SiO₂ 中に過剰に形成された OH 結合が電子捕獲 準位として働いたためであり、他条件よりも膜中電荷が少ないわけではない可能性が ある。

PBS による電荷注入量 $|\Delta Q_{str}|$ は TEOS 流量が小さいほど少ない傾向が見られた。同様に、*J-E* 特性におけるリーク電流量も TEOS 流量が小さいほど少なかった。これは前述の通り、TEOS 流量が多いほど SiO₂中の H 不純物量が増加し、膜質が低下したためであると考えられる。

以上のことから、TEOS 流量 1~4 sccm の範囲では、流量が少ない条件で堆積する ほど SiO₂/GaN 構造の電気的特性は良好になることが明らかとなった。しかし、TEOS 流量を少なくするほど SiO₂ の堆積速度は低くなるため、GaN 表面のプラズマ暴露時 間は伸びる。そのため、TEOS 流量を低くすればその分電気的特性が改善されるわけ ではない可能性がある。以上より、今後はより TEOS 流量の少ない条件を中心に条件 範囲を広げて研究を進めることが望まれる。

参考文献

[1] Y. Nishi, T. Funai, H. Izawa, T. Fujimoto, H. Morimoto, and M. Ishii, *Jpn. J. Appl. Phys.*, **31**, 4570 (1992).

- [2] 柴田英毅, Materia Japan, 35, 4, 348 (1996).
- [3] S. C. Deshmukh, and E. S. Aydil, J. Vac. Sci. Thechnol. B, 14, 738 (1996).
- [4] S. C. Deshmukh, and E. S. Aydil, Appl. Phys. Lett., 65, 3185 (1994).
- [5] H. Hasegawa, and T. Sawada, J. Vac. Sci. Technol., 16, 1478 (1979).
- [6] T. Hashizume and H. Hasegawa, Appl. Surf. Sci., 234, 387 (2004).
- [7] Z.-Q. Fang, and D. C. Look, Appl. Phys. Lett., 78, 15, 2178 (2001).
- [8] F. J. Feigl, D. R. Young, D. J. DiMaria, S. Lai, and J. Calise, J. Appl. Phys., 52, 5665 (1981).
- [9] 谷口研二, 浜口智尋, *電学誌*, 108, 8, 793 (1988).
- [10] M. Uenuma, R. Ando, M. Furukawa, and Y. Uraoka, *Phys. Stat. Sol. B*, **257**, 1900368 (2019).

第4章 高圧水蒸気処理による SiO₂/n-GaN MOS 特性改善効果の圧力依存性

4.1 はじめに

1.2.2 節で述べた通り、これまでの研究から高圧水蒸気処理(HPWVA)は SiO₂/n-GaN [1,2]及び Al₂O₃/n-GaN [3-5] MOS 構造におけるゲート絶縁膜や絶縁膜/GaN 界面の特 性改善に有効なことが分かっている。HPWVA では、SiO₂中に拡散した水分子によっ て SiO₂ 中酸素原子の置換反応が生じ、絶縁膜中の酸素欠陥が補填される。また、 SiO₂/GaN 界面まで到達した活性な水分子は界面において酸化反応を引き起こし、界 面欠陥を補填する。これまでの研究では 400°C, 30 min, 0.5 MPa という単一条件での HPWVA しか行われておらず、処理条件の検討はなされていない。そこで本章では、 処理圧力を変更して HPWVA を行い、SiO₂/GaN MOS 構造の電気的特性に及ぼす影 響を評価した。HPWVA の処理圧力は投入水量によって制御しており、高圧条件では 反応種となる水分子の数が増加するため、低圧よりも高い特性改善効果が期待され る。また、二次イオン質量分析(Secondary ion mass spectroscopy : SIMS)によって絶縁 膜中の Ga 濃度を評価することで、HPWVA による SiO₂ 中への Ga 拡散についても評 価した。これらの評価から、様々な圧力での HPWVA が SiO₂/GaN MOS 構造に及ぼ す物理的変化について考察する。

4.2 SiO₂/n-GaN MOS キャパシタの作製過程

2.2 節と同様、GaN 上 PECVD-SiO₂ 膜の評価用素子として Al/SiO₂/n-GaN/Al MOS キャパシタを作製した。MOS キャパシタの作製には、(0001)面 GaN 基板上に 2 μm のホ モエピタキシャル層(Si ドープ, 5×10¹⁶ cm⁻³)が成長されている GaN 自立基板(三菱ケ ミカル製)を用いた。作製プロセスの詳細は以下の(1)~(4)の通りである。

(1) 基板洗浄過程

バッファード HF (BHF)及び 0.02 mol/L の希釈 HCl を用いて基板を洗浄した。BHF に 3 min 浸漬した後、超純水でリンスした。さらに HCl に 3 min 浸漬した後、超純水 でリンスした。その後 N₂ブローで基板を乾燥させた。

(2) PECVD による SiO₂の堆積

洗浄後、汚染や酸化を防ぐため迅速に基板を PECVD 反応チャンバーへと導入した。 TEOS/O₂ = 3/300 sccm の流量比で原料を反応させ堆積を行った。基板温度、チャンバ ー圧力、RF 出力はそれぞれ 300°C, 80 Pa, 150 W である。等価酸化膜厚 EOT が約 65~ 70 nm 程度になるよう堆積時間を調整し、堆積を行った。

(3) 高圧水蒸気処理(HPWVA)

400°C, 60 min の条件下で各試料に HPWVA を施した。処理圧力は 0.5, 1, 2, 3, 5 MPa に変化させ、これに HPWVA なしの試料を加えた 6 条件の試料を作製した。なお、2 及び 3 MPa を除き各条件 2 試料ずつ作製している。電気的特性評価において、2 試料

作製した条件のデータは2試料の平均を用いている。図4.1に示したように、石英ホ ルダーにセットした試料と超純水をチャンバーに入れ密封した。この際、超純水の投 入量を調整することで処理圧力を制御した。その後、ヒーターで130 min かけてチャ ンバー内温度を400°Cまで加熱した(図4.2)。密閉されたチャンバー内で加熱された 水は高温・高圧の水蒸気となり、チャンバー内を満たすことで試料と反応する。400°C に到達後、圧力・温度を一定にして60 min保持した。この保持時間をHPWVAの処理 時間と定義する。処理終了後、直ちにリークバルブを開放してチャンバー内を大気開 放状態に戻したのち、チャンバー温度が50°C程度になるまで冷却し、試料を取り出 した。

(4) 抵抗線加熱蒸着による電極の堆積

抵抗線加熱蒸着を用い、 7×10^4 Pa 以下の高真空条件下で電極を堆積した。上部ゲート電極(A1:100 nm)はメタルマスクを用いて直径 50,100,300,500 µm の大きさで形成した。フォトレジストによってゲート電極を保護した後、HPWVA により生じた裏面の酸化膜を除去するため BHF に 3 min 浸漬し、さらに裏面をダイヤモンドペンで研磨した。フォトレジストを除去した後、抵抗線加熱蒸着によって同様に裏面コンタクト電極(A1:100 nm)を形成した。最後に 400°C,30min, N₂ 雰囲気で電極形成後熱処理 (Post metallization annealing : PMA)を施した。



る温度及び圧力の経時変化

4.3 電気的特性評価

4.3.1 C-V特性による界面準位密度 Dit 及び絶縁膜中実効電荷密度 Qeff の評価

HPWVA なし及び HPWVA あり(0.5~5 MPa)の SiO₂/GaN MOS キャパシタについて、 高周波及び低周波 C-V特性を図 4.2 に示す。各試料 5 点の電気的特性を測定している が、その中の代表的な 1 点の C-V特性を示している。高周波及び低周波測定の周波数 はそれぞれ 1 MHz 及び 20 Hz であり、2.3.1 節と同様に理想曲線及び平均フラットバ ンド電圧 V_{FB} も図中に示している。HPWVA の有無によらず周波数分散は確認できる ものの、HPWVA を施した試料では周波数分散は低減されている。加えてストレッチ



図 4.2 HPWVA なし及びありの試料における高周波及び低周波 *C-V*特性 (a) HPWVA なし, (b) 0.5 MPa, (c) 1 MPa, (d) 2 MPa, (e) 3 MPa, (f) 5 MPa

アウトも低減されており、C-V曲線の形状が理想曲線に近づいている。また、処理圧力が高くなるにつれて V_{FB} は正側にシフトしており、理想値との差 ΔV_{FB} は小さくなっている。

High-Low 法によって算出した界面準位密度 D_{it} と伝導帯端からのエネルギー $E_{C}-E$ の関係を図 4.3 (a)に、 D_{it} ($E_{C}-E = 0.25 \sim 0.35$ の平均値)と処理圧力の関係を図 4.3 (b) にそれぞれ示す。2.3.1 節と同様に、 D_{it} はバンド端ほど高くミッドギャップほど低いという DIGS モデル型の分布がみられた[6]。処理圧力によらず、HPWVA によって D_{it} は 50%程度低減されていることが確認できる。これは序章で述べた通り、HPWVA によって SiO₂/GaN 界面まで拡散された活性な水分子が引き起こす酸化反応に伴い、界面の欠陥が補填されたためと考えられる。また、処理圧力による D_{it} の変化を比較すると、2 及び 3 MPa のときに D_{it} は最小値をとってはいるものの、他の条件との差は小さく、明確な圧力依存性は確認できない。すなわち、400°C, 60 min という条件においては、HPWVA による界面欠陥の補填効果は処理圧力によらずほぼ一定であることが明らかになった。

*C-V*特性から算出した V_{FB} より、絶縁膜中の実効電荷密度 Q_{eff} を算出し、処理圧力 との関係を図 4.4 に示す。 D_{it} 同様、HPWVA を施すことによる Q_{eff} の低減が確認でき る。これは、HPWVA によって SiO₂ 中酸素原子が水由来の酸素原子に置換され、それ に伴って SiO₂ 中の欠陥が補填されるためと考えられる。その際に SiO₂ 中に OH 結合 が形成されても、0.5 MPa の場合であれば、冷却過程で十分に脱離されることが分か っており、過剰な OH 結合が残留することはない[2]。また、 D_{it} の場合とは異なり、処 理圧力が高くなるほど Q_{eff} は減少する傾向がみられた。したがって、400°C, 60 min と いう条件においては、HPWVA による絶縁膜中酸素の置換反応は圧力の上昇に伴って 進行しやすくなる可能性がある。以上のことから、HPWVA の処理圧力を上げると、 D_{it} を低く保ったまま Q_{eff} をさらに低減できる可能性が示された。



図 4.3 High-Low 法から算出した界面準位密度 *D*_{it} と (a) 伝導帯端からのエネルギー 準位 *E*_C-*E* との関係, (b) 処理圧力との関係


図 4.4 絶縁膜中の実効電荷密度 Qeff と処理圧力との関係

4.3.2 双方向 C-V 測定によるヒステリシス特性の評価

ゲート電圧を蓄積側から空乏側、空乏側から蓄積側の順に掃引して双方向 *C-V* 測定 を行い、ヒステリシス特性を評価した。各条件における 1M Hz でのヒステリシス特性 を図 4.5 に示す。HPWVA なしの試料においては、2.3.2 節と同様に、空乏領域でヒス テリシスが確認された。一方で HPWVA ありの試料においては、ヒステリシスは殆ど 見られなかった。ヒステリシスが観測された電圧におけるエネルギー準位を算出する と、 $E_{\rm C}-E=0.5\sim2$ eV 程度であったことから、ヒステリシスは High-Low 法から算出 した $D_{\rm it}$ よりも深い準位の欠陥の影響により生じていると考えられる。



図 4.5 各条件における双方向 *C-V*(ヒステリシス)特性 (a) HPWVA なし, (b) 0.5 MPa, (c) 1 MPa, (d) 2 MPa, (e) 3 MPa, (f) 5 MPa

各条件における最大ヒステリシス幅を ΔV_{hys} として捕獲電荷密度 $\Delta Q_{hys} = C_{OX} \Delta V_{hys}$ を算出し、処理圧力との関係を図 4.6 に示す。HPWVA ありの試料では、HPWVA なし の試料よりも ΔQ_{hys} は低減されているが、処理圧力との間に明確な相関関係は確認で きなかった。これは D_{it} における圧力依存性と同様の傾向である。したがって、HPWVA は High-Low 法で検出できる準位の D_{it} だけでなく、ヒステリシスを引き起こすやや深 い準位のトラップの低減にも有効であることが明らかとなった。



図 4.6 最大ヒステリシス幅 ΔV_{hys} より算出した ΔQ_{hys} と処理圧力との関係

4.3.3 正電圧ストレス C-V 特性による VFB 安定性の評価

HPWVA が V_{FB} の安定性に及ぼす影響を評価するため、正電圧ストレス(PBS) *C-V* 測定を行った。図 4.7 に約 2 MV cm⁻¹の正電圧ストレスを印加した際の *C-V*特性を示す。 HPWVA の有無によらず、*C-V* 曲線は正方向に平行移動している。したがって、GaN 基板から SiO₂ 中に注入された電荷は SiO₂ 中でトラップされ、新たな絶縁膜中負電荷 として働いていると考えられる[7]。



図 4.7 2 MV cm⁻¹の正電圧ストレスを加えた際の各条件における *C-V* 特性 (a) HPWVA なし, (b) 0.5 MPa, (c) 1 MPa, (d) 2 MPa, (e) 3 MPa, (f) 5 MPa

150 秒間の PBS 印加後の電荷注入量 $|\Delta Q_{str}| = C_{OX} |\Delta V_{str}|$ と処理圧力の関係を図 4.8 に 示す。ここで、 $|\Delta V_{str}|$ は PBS による V_{FB} のシフト量を表す。処理圧力の増加に伴って 電荷注入量が増加する傾向が確認できる。1 MPa から電荷注入量は増加しはじめ、2 MPa 以上の圧力では HPWVA なしの場合の 2~3 倍程度の電荷が絶縁膜中に注入され ている。以上の PBS *C*-*V* 特性から、HPWVA の処理圧力を上げるほど PBS による絶縁 膜中への電荷注入量は増加し、 V_{FB} の安定性は低下する傾向にあることが明らかとな った。このことから、高圧条件(>1 MPa)の HPWVA では、電子捕獲準位が増加するよ うな構造変化・欠陥形成が SiO₂ 絶縁膜に生じている可能性が示唆される。

このような電子捕獲準位の起源として考えられるものとして、SiO₂中のSi-OH 結合 [8,9]やO 欠陥[10-13]などが挙げられる。先述の通り、0.5 MPa の条件下では OH 結合 は冷却プロセスで十分に脱離することが分かっている[2]。しかし、より高圧の条件で は反応種となる水分子の数が多くなるため、さらに多量の OH 結合が形成されると考 えられ、冷却プロセスで脱離しきらない可能性がある。また、後述する SiO₂への Ga 拡散によって絶縁膜中の O 欠陥が増加した可能性も考えられる。これについては 4.4 節で詳細に議論する。



図 4.8 2 MV cm⁻¹, 15 s の正電圧ストレスによる電荷注入量|ΔQ_{str}|と処理圧力の関係

4.3.4 I-V特性による絶縁破壊特性の評価

HPWVA が SiO₂ の絶縁破壊特性に及ぼす影響を調査するため、電流-電圧(*I-V*)特性 を評価した。ゲートリーク電流密度(*J*)と印加電界(*E*)の関係を図 4.9 に示す。図 4.9 (a) には、各試料 16 点の *J-E* 特性を測定した内の、真性破壊だと考えられる代表点 1 点 ずつを示している。0.5~3 MPa の圧力で HPWVA を施した試料では、リーク電流の立 ち上がり電界が HPWVA なしの試料と同程度である。一方で、5 MPa で HPWVA を施 した場合、リーク電流が立ち上がる電界が低くなっており、リーク電流の増加がみら れる。各試料 6 点ずつの *J-E* 特性を比較すると、HPWVA なし及び 0.5~3 MPa の試料 では、*J-E* 曲線のばらつきは約 0.5 MV cm⁻¹程度に収まっていた(図 4.9 (b))。対して 5 MPa の試料では、*J-E* 曲線のばらつきは約 2 MV cm⁻¹ となっており、他の条件と比べ てばらつきが大幅に増加していることがわかる(図 4.9 (c))。



図 4.9 各条件における電界 E とリーク電流密度 J の関係

2.3.5 節と同様に、絶縁破壊電界及び立ち上がり電界($J=2\times10^{-7}$ [A cm⁻²]となる電界) の Weibull プロットを図 4.10 に示す。全ての試料において絶縁破壊電界のばらつきは 小さく、HPWVA 条件による差も殆ど見られなかった(図 4.10 (a))。立ち上がり電界を 比較すると、HPWVA なし及び 0.5~3M Pa の試料では 8 MV cm⁻¹ 程度の位置に真性破 壊だと考えられる直線領域がみられた。一方で、5M Pa の試料では、真性破壊だと考 えられる直線領域は 5~7 MV cm⁻¹ 程度の範囲に広がっていた。各試料の真性破壊領 域において、(2.7)式における比例定数 *β* を算出すると、表 4.1 のようになる。

処理圧力 [MPa]	β
0 (w/o HPWVA)	66.8
0.5	118
1	108
2	59.0
3	78.0
5	10.5

表 4.1 各試料の真性破壊領域における比例定数 β

この比例定数 β は真性破壊領域における絶縁破壊特性のばらつきを表すパラメータ であり、値が大きいほどばらつきが小さいといえる。HPWVA なしの試料及び 0.5~3 MPa の試料では β の値は 50~120 程度であった。一方で、5 MPa の試料では β = 10.5 であり、他の条件よりも明確に小さい値であった。したがって、5 MPa で HPWVA を 施した試料では、他の試料よりも立ち上がり電界は低く、測定点ごとのばらつきも大 きくなる。以上のことから、5 MPa で HPWVA を施すと、リーク電流の増加や面内ば らつきの増加といった絶縁破壊特性の劣化を引き起こし得ることが明らかとなった。



図 4.10 各条件における (a) 絶縁破壊電界, (b) 立ち上がり電界の Weibull プロット

4.3.1~4.3.4 節までの電気的特性評価から、高圧条件での HPWVA は *D*_{it} と *Q*_{eff} の低 減に有効である一方で、PBS *C*-*V*特性や *J*-*E* 特性といった信頼性に悪影響を及ぼすこ とが確認された。1 MPa 以上では PBS による電荷注入量の増加が見られ、5 MPa まで 処理圧力を上げると *J*-*E* 特性におけるリーク電流とばらつきの大幅な増加も見られた。 このような信頼性低下の原因として考えられるものの一つに SiO₂ 中への Ga 拡散が挙 げられる。900°C 以上の高温条件での O₂ アニールによって SiO₂ 絶縁膜中への Ga 拡 散が生じた場合、リーク電流の増加や絶縁破壊電界の低下といった絶縁破壊特性の悪 化が報告されている[14]。本研究でも高温乾式熱処理の場合と同様に、高圧条件での HPWVA によって SiO₂ 中に Ga が拡散した可能性が考えられる。そこで、二次イオン 質量分析(SIMS)によって SiO₂ 中の Ga 濃度を測定し、HPWVA による SiO₂ 中への Ga の拡散を評価した。 4.4 物性評価

4.4.1 二次イオン質量分析(SIMS)による SiO2 中 Ga 濃度の評価

HPWVA なし、1MPa、2MPa、5MPa の 4 試料に対して、SIMS 測定により SiO2 中の Ga 濃度を評価した。図 4.11 に Ga 濃度の深さ分布を示す。Ga の検出限界は 3×10^{16} cm⁻³ である(図 4.11 中破線)。高圧水蒸気処理なしの試料であっても Ga 濃度は検出限 界以上であり、SiO2 中にわずかな Ga の存在が確認できる。これは SiO2 に対する Ga の拡散係数が非常に高いためだと考えられ[15, 16]、他の研究機関でも同様の現象が確 認されている[17]。また、Ga は GaN 基板由来であるにも関わらず、全ての条件にお いて Ga 濃度は界面側ではなく SiO2表面側ほど高くなっている。これは、SiO2 中への Ga の拡散速度が GaN 基板からの Ga 放出速度よりも速く、その結果 Ga は試料表面に 蓄積しているためと考えられる[18]。HPWVA の有無による Ga 濃度を比較すると、 HPWVA を施した試料では HPWVA なしの試料に比べて SiO2 中の Ga 濃度が上昇して いることが確認できる。また、処理圧力が高いほど Ga 濃度は上昇しており、5 MPa の 試料最表面では 4×10^{19} cm⁻³程度まで Ga 濃度が増加していることがわかる。さらに、 比較的低圧である 1 MPa の試料であっても Ga 濃度は HPWVA なしの試料より明らか に増加しており、1 MPa であっても Ga 拡散は生じていることが明らかとなった。

SiO₂最表面における Ga 濃度と処理圧力の関係を図 4.12 に示す。測定した 4 条件に おける Ga 濃度から、未測定の条件(0.5, 3 MPa)における Ga 濃度を推算した(図 4.12 中 赤点)。以下の考察では、このようにして推算した 0.5 及び 3 MPa における Ga 濃度も 用いる。本研究において、HPWVA の処理圧力はチャンバーへの投入水量を変化させ ることで制御している。したがって、処理圧力を高めることは、反応種となる水分子 の量を増やすことを意味している。処理圧力を高めるほど界面に到達する水分子量が 多くなり、界面での反応が過剰に進行しやすくなると考えられる。その結果、界面欠 陥を補填するだけでなく、GaN の結晶構造を損傷し、Ga の脱離を引き起こしている 可能性がある。



図 4.11 SIMS による SiO₂ 中 Ga 濃度の 深さ分布



図 4.12 SiO₂ 最表面における Ga 濃度と 処理圧力の関係

4.4.2 SiO2 中に拡散した Ga 原子が電気的特性に及ぼす影響

SiO₂最表面における Ga 濃度と PBS による電荷注入量| ΔQ_{str} |との関係を図 4.13 に、 E = 7 MV cm⁻¹におけるリーク電流密度 J との関係を図 4.14 にそれぞれ示す。ただし リーク電流に関しては、真性破壊以外の偶発的な破壊モードの点を除くため、立ち上 がり電界($J = 2 \times 10^7$ A cm⁻² となる電界)が小さい方から数えて半分のデータを除外し て平均値を求めている。処理圧力が上昇し Ga 濃度が高まるにつれて| ΔQ_{str} |も増加する 傾向が見られた。したがって、PBS C-V 特性において、処理圧力の増加に伴い| ΔQ_{str} |が 増加したのは絶縁膜中への Ga 拡散による影響があったためと考えられる。1 MPa の 試料においては、試料間のばらつきが非常に大きいことから、4×10¹⁸ cm⁻³程度の Ga 濃度が| ΔQ_{str} |増加の閾値となっている可能性がある。また、2 MPa 以上の圧力で HPWVA を施した試料では| ΔQ_{str} |が大きく変わらないことから、| ΔQ_{str} |増加は 10¹⁹ cm⁻³ 程度の Ga 濃度で飽和するのだと考えられる。Ga 濃度が 5×10¹⁸ cm⁻³程度まで上昇す ると| ΔQ_{str} |は大きく増加し、10¹⁹ cm⁻³程度になると| ΔQ_{str} |は飽和している。一方で、| ΔQ_{str} | が大きく増加しているような領域であってもリーク電流は変化しておらず、5×10¹⁹ cm⁻³程度まで増加したところで急激に増加している。

高圧条件での HPWVA を施すと、 $|\Delta Q_{str}|$ が増加し、リーク電流の伝導機構に変化が 見られることから、Ga 拡散に伴って絶縁膜中に欠陥が生じていると考えられる。PBS *C-V*特性及び *J-E* 特性から、Ga 拡散による絶縁膜中欠陥の形成について考察する。Ga 濃度 $10^{18} \sim 10^{19}$ cm⁻³程度の場合は、SiO₂/GaN 界面付近にのみ欠陥が形成されていると 考えられる(図 4.15(a-i))。このとき、PBS を加えると、GaN から SiO₂ 中に注入された 電子が界面付近の欠陥にトラップされる。その結果、PBS による電荷注入量が増加す る(図 4.15(a-ii))。一方で、欠陥が形成されているのは絶縁膜全体で見ると一部分のみ である。そのため、リーク電流の伝導機構には大きく影響せず、*J-E* 特性は HPWVA なしの場合と変化しない(図 4.15(a-iii))。SiO₂ 中 Ga 濃度が $10^{19} \sim 10^{20}$ cm⁻³程度まで増



図 4.13 PBS による電荷注入量|ΔQ_{str}|と SiO₂ 最表面 Ga 濃度との関係



図 4.14 $E = 7 \text{ MV cm}^{-1}$ におけるリーク電 流密度 $J \ge SiO_2$ 最表面 Ga 濃度との関係

加した場合は、Ga 拡散による欠陥形成が SiO2 絶縁膜全体に及んでいると考えられる (図 4.15(b-i))。PBS による電荷注入量は界面付近の欠陥に強く影響されるため、Ga 濃 度が 10¹⁸ cm⁻³ 台の場合と大きくは変わらない(図 4.15(b-ii))。さらに高い電界を加える と、絶縁膜全体に形成された欠陥がリークパスとなることで、リーク電流の伝導機構 が変化する。その結果、リーク電流の大幅な増加が見られたと推測される(図 4.15(biii))。









図 4.15 Ga 拡散によって SiO2 中に形成される欠陥が電気的特性に及ぼす影響の模式 図 (a) Ga 濃度 : $10^{18} \sim 10^{19}$ cm⁻³, (b) Ga 濃度 : $10^{19} \sim 10^{20}$ cm⁻³

4.3.1 節において、処理圧力の上昇に伴って *Q*eff の値は減少する傾向が見られたが、 この点について SiO₂ 中の Ga 濃度と関連付けて考察する。Ga 濃度と *Q*eff の関係を比 較すると図 4.16 のようになる。Ga 濃度の増加に伴い、*Q*eff は減少する傾向がみられ る。これまで議論してきたように、PBS *C-V* 特性や *J-E* 特性の変化から、SiO₂ 中の Ga 濃度が高まるほど絶縁膜中には欠陥が増加していると推測される。通常、絶縁膜中の 欠陥が増加すればそこに捕獲される電荷量も増加するため、Ga 濃度の上昇に伴って 絶縁膜中に存在する電荷の総量が減少しているとは考え難い。したがって、Ga の拡 散に伴って絶縁膜中に負電荷が形成され、その結果 *Q*eff が見かけ上減少している可能 性がある。SiO₂ 中の Ga が負電荷として働いていると仮定すると、図 4.11 より Ga 濃 度は SiO₂ 表面で高くなっていることから、SiO₂ 表面側に多量の負電荷が形成されて いるといえる(図 4.17)。



図 4.16 実効電荷密度 Qeff と Ga 濃度の関係



図 4.17 SiO₂ 中への Ga 拡散と負電荷形成の模式図

続いて、HPWVA によって SiO₂ 中に拡散した Ga 原子の総量について議論する。図 4.11 における Ga 濃度を膜厚で積分することで、絶縁膜中に拡散した Ga の総量を算 出することができる。各処理圧力における Ga 原子の拡散量は表 4.2 のようになる。

処理圧力 [MPa]	Ga 拡散量 [×10 ¹² cm ⁻²]
0 (w/o HPWVA)	0.7
1	1.7
2	3.8
5	20

表 4.2 各条件下での HPWVA による SiO₂ 中への Ga 拡散量

GaN の a 軸格子定数は 3.189 Å であるから[19-22]、GaN 結晶の第 1 層に存在する Ga 原子数は 1.14×10^{15} cm⁻² である。したがって HPWVA によって SiO₂ 中に拡散した Ga 原子の総量は、5 MPa の場合であっても、GaN 表面に存在する Ga 原子の 2%にも満 たないことがわかる。界面の Ga 原子脱離が生じても D_{it} がほとんど変化しなかった理 由の一つは、脱離した Ga 原子が界面全体の極一部分だけであったためだと考えられ る。

SiO₂中を拡散する Ga の状態については更なる調査が必要だが、GaOH 分子の状態 をとっている可能性が考えられる。イオン注入された Ga が SiO₂中を拡散する場合、 SiO₂中では GaOH の状態をとることが報告されており[15]、GaN 由来の Ga でも同様 である可能性がある。

最後に、Ga 拡散の発生原因について考察する。O2 雰囲気下での乾式熱処理におい ては、900℃以上の高温条件での Ga 拡散は報告されてきたが、400℃ 程度の条件では Ga 拡散は発生しないとされていた[14]。本研究から、400℃ 程度の比較的低温条件で あっても、高圧の湿式熱処理であれば Ga 拡散とそれに伴う絶縁膜特性の劣化が生じ 得ることが明らかとなった。低温条件での Ga 拡散が発生した原因として考えられる ものの一つに、HPWVA が持つ高い酸化力が挙げられる。O2アニールによる Ga の拡 散は 900℃ 程度から観測されているが、N₂ アニールの場合は 1000℃ であっても Ga 拡散が生じないことがわかっている[18]。このことから、高温での乾式熱処理におけ る SiO₂ 中への Ga の拡散速度は熱処理の酸化力に依存すると考えられている。1.2.2 節 でも述べた通り、絶縁膜中への H₂O の拡散速度は O₂ よりも高いため、HPWVA は乾 式熱処理よりも高い酸化力を持つことが分かっている[23,24]。そのため、乾式熱処理 では Ga 拡散が生じないような低温条件であっても、高圧条件の HPWVA では Ga 拡 散が生じると考えられる。また、HPWVA が H を含む雰囲気下での熱処理であること も原因の一つである可能性がある。β-Ga2O3 は N2 雰囲気下では 1150℃ 程度の高温ま で分解されないが、H2 を含む雰囲気下では 350℃ 程度で分解することが報告されて いる[25]。HPWVA を施すと SiO₂/GaN 界面に薄い酸化ガリウム層が形成されるが、過 度の高圧では水に含まれる H 原子がこの酸化ガリウム層の分解を促進し、結果とし

て絶縁膜中への Ga 拡散が進んだ可能性が考えられる。以上から、HPWVA は絶縁膜 /GaN MOS 構造の改質に有効である一方で、処理圧力が高いと低温での Ga 拡散を引 き起こす可能性があることが明らかとなった。

4.5 HPWVA による SiO₂/GaN MOS 構造特性改善の反応機構

これまでの結果から、SiO₂/GaN MOS 構造に対する HPWVA の反応機構について考 察する。図 4.18 に HPWVA なし及び HPWVA ありの場合の SiO₂/GaN 界面の模式図を 示す。HPWVA を施していない状態では、GaN 最表面 Ga の未結合手(Dangling bond)や 窒素空孔などの影響で界面準位が高くなっていると考えられる(図 4.18 (a))。0.5 MPa 程度の比較的低圧条件で HPWVA を施すと(図 4.18 (b))、水分子は欠陥を補填しながら SiO₂ 中を拡散し、SiO₂/GaN 界面に向かう。SiO₂ への水の拡散係数は十分に高く、0.5 MPa 処理であっても水分子は SiO₂/GaN 界面まで十分に拡散していることがわかって いる[2]。SiO₂/GaN 界面まで到達した活性な水分子によって界面が酸化され、欠陥が 補填・不活性化されていると考えられる。この時点では Ga 拡散は発生していないか、 発生していたとしても極微量であり、信頼性の低下は見られない。

処理圧力を高める、すなわち投入水量を増やすと、界面に到達する水分子の数は増加する。多量の水分子が界面まで到達すると界面での酸化反応が過剰に進行し、欠陥が補填されるだけでなく、結晶構造を損傷しGa原子の脱離を引き起こす可能性がある(図4.18(c))。脱離したGa原子はSiO2中に拡散し、新たな欠陥を形成することで信頼性低下の要因となっていると考えられる。処理圧力をさらに上昇させると、界面までたどり着く水分子数はさらに増加し、Ga原子の脱離はより発生しやすくなるためSiO2中へのGa拡散量も増加する(図4.18(d))。以上がHPWVAによってSiO2/GaN界面で生じていると考えられる反応である。

SiO₂中を拡散する Ga の状態に関しては、本研究の結果から断定することはできな いが、SiO₂にドープされた Ga 不純物が SiO₂中を拡散する場合は GaOH の形をとるこ とが報告されている[15]。また、処理圧力が高いほど界面から脱離している Ga 原子は 増加してはずであるが、D_{it}はほとんど変化していない。これは、SiO₂中に拡散してい る Ga 量は GaN 表面にする全 Ga 原子の 2%未満であるためだと考えられる。あるい は、Ga 脱離で生じた欠陥は水由来の酸素原子によって迅速に補填されている可能性 も考えられる。



図 4.18 SiO₂/GaN 界面の模式図 (a) HPWVA なし, (b) 0.5 MPa 程度での HPWVA, (c) 1~2 MPa 程度での HPWVA, (b) 5 MPa 程度での HPWVA

4.5 まとめ

0.5~5 MPa に処理圧力を変化させて HPWVA を施した SiO₂/n-GaN MOS キャパシタ を作製し、その電気的特性を評価することで、HPWVA による SiO₂/n-GaN MOS 品質 改善効果の処理圧力依存性を調査した。低圧条件(>1 MPa)では、HPWVA によって界 面準位密度 D_{it} 及び絶縁膜中の実行電荷密度 Q_{eff} を共に低減することができた。PBS C-V特性や J-E 特性は HPWVA なしの場合と同様であり、これらを悪化させることな く D_{it} 及び Q_{eff} を低減する手法として低圧条件での HPWVA は有効であるといえる。

高圧条件(> 1MPa)においては、 D_{it} を低圧条件の場合と同等の低い値に保ったまま、 Q_{eff} をさらに低減できるわかった。これまでの研究から、HPWVA による D_{it} の低減は 水分子による界面の酸化とそれに伴う欠陥の補填によるものであり、 Q_{eff} の低減は水 由来の O 原子による絶縁膜中 O 原子の置換反応によるものであることがわかってい る。したがって、400°C, 60 min の条件下では、HPWVA による SiO₂/GaN 界面の酸化 効果は処理圧力に殆ど依存しない一方で、絶縁膜中の O 原子置換効果は処理圧力が 高いほど強くなることが示唆される。

処理圧力を高めることで Q_{eff} の更なる低減が望める一方で、PBS による電荷注入量 | ΔQ_{str} |は圧力の上昇に伴って増加する傾向がみられた。さらに、処理圧力を 5 MPa ま で高めると、*J-E* 特性におけるリーク電流の大幅な増加が確認された。SIMS による SiO₂ 中 Ga 原子の深さ分布測定から、これらの特性悪化は SiO₂ 中への Ga 拡散に起因 する可能性が示唆された。比較的低圧な 1 MPa 条件であっても HPWVA なしの場合の 10 倍の Ga 濃度が観測されており、1 MPa 以上で| ΔQ_{str} |が増加した原因となっている 可能性がある。また、5 MPa の場合は HPWVA なしの 100 倍となる 10¹⁸ ~ 10¹⁹ cm⁻³程 度の Ga 濃度が観測されており、リーク電流が急激に増加するほど絶縁膜質が悪化す ることがわかった。酸素を用いた乾式アニールの場合は 900°C 以上の高温条件でしか Ga の拡散は報告されていなかったが、より強い酸化力を持つ HPWVA の場合は 400°C という比較的低温な条件下でも Ga 拡散とそれに伴う特性劣化が生じ得ることが明ら かとなった。また、高圧条件における Q_{eff} の減少は、負電荷の形成により見かけ上減 少している可能性も示唆された。

以上のことから、HPWVAの高い酸化力は、GaN表面からのGa脱離とSiO2中へのGa拡散を引き起こす可能性があるものの、処理圧力によってその酸化力を適正に制御すれば、GaN系MOS界面の特性改善に極めて有効な処理であるといえる。

参考文献

[1] T. Lin, M. Uenuma, M. Furukawa, J. P. S. Bermundo, Y. Ishikawa, and Y. Uraoka, *ECS J. Solid State Sci. Technol.*, **8**, 388 (2019).

[2] 安藤領汰, 奈良先端科学技術大学院大学修士論文 (2019).

[3] M. Uenuma, K. Takahashi, S. Sonehara, Y. Tominaga, Y. Fujimoto, Y. Ishikawa, and Y. Uraoka, *AIP Adv.*, **8**, 105103 (2018).

[4] Y. Fujimoto, M. Uenuma, T. Nakamura, M. Furukawa, Y. Ishikawa, and Y. Uraoka, Jpn. J. Appl. Phys., 58, 040902 (2019).

[5] 藤本裕太, 奈良先端科学技術大学院大学博士論文 (2019).

[6] H. Hasegawa, and T. Sawada, J. Vac. Sci. Technol., 16, 1478 (1979).

[7] K. Watanabe, D. Terashima, M. Nozaki, T. Yamada, S. Nakazawa, M. Ishida, Y. Anda, T. Ueda, A. Yoshigoe, T. Hosoi, T. Shimura, and H. Watanabe, *Jpn. J. Appl. Phys.*, **57**, 06KA03 (2018).

[8] F. J. Feigl, D. R. Young, D. J. DiMaria, S. Lai, and J. Calise, J. Appl. Phys., 52, 5665 (1981).
[9] 谷口研二, 浜口智尋, *電学誌*, 108, 8, 793 (1988).

[10] D. Qian, and D. J. Dumin, in Proc. Of Int. Symp. On the Physical and Failure Analysis of Integrated Circuits (Cat. No.99TH8394), 145, IEEE, Singapore, (1999)

[11] Z.-Y. Lu, C. J. Nicklaw, D. M. Fleetwood, R. D. Schrimpf, and S. T. Pantelides, *Phys. Rev. Lett.*, **89**, 28, 285505 (2002).

[12] N.Richard, L. M. Samos, G. Roma, Y. Limoge, and J. P. Crocombette, J. Non-Cryst. Solids, **351**, 1825 (2005).

[13] A. V. Kimmel, P. V. Sushko, A. L. Shluger, and G. Bersuker, ECS Trans., 19, 2, 3 (2009).

[14] T. Yamada, K. Watanabe, M. Nozaki, H. Yamada, T. Takahashi, M. Shimizu, A. Yoshigoe,

T. Hosoi, T. Shimura, and H. Watanabe, Appl. Phys. Express, 11, 015701 (2018).

[15] A. H. van Ommen, J. Appl. Phys., 57, 1872 (1985).

[16] E. Ogawa and T. Hashizume, Jpn. J. Appl. Phys., 50, 021002 (2011).

[17] T. Yamada, D. Terashima, M. Nozaki, H. Yamada, T. Takahashi, M. Shimizu, A. Yoshigoe,

T. Hosoi, T. Shimura, and H. Watanabe, Jpn, J. Appl. Phys., 58, SCCD06 (2019).

[18] A. Uedono, W. Ueno, T. Yamada, T. Hosoi, W. Egger, T. Koschine, C. Hugenschmidt, M. Dickmann, and H. Watanabe, *J. Appl. Phys.*, **127**, 054503 (2020).

[19] H. P. Maruska, and J. J. Tietjen, Appl. Phys. Lett., 15, 327 (1969).

[20] S. Strite, and H. Morkoc, J. Vac. Sci. Technol. B, 10, 1237 (1992).

[21] S. Strite, M. E. Lin, and H. Morkoc, Thin Solid Films, 231, 197 (1993).

[22] H. Morkoc, S. Strite, G. B. Gao, M. E. Lin, B. Sverdlov, and M. Burns, *J. Appl. Phys.*, **76**, 1363 (1994).

[23] T. Futatsuki, T. Oe, H. Aoki, N. Komatsu, C. Kimura, and T. Sugino, *Jpn. J. Appl. Phys.*, **48**, 04C006 (2009).

[24] H.S. Oon, and K.Y. Cheong, Mater. Chem. Phys., 137, 381 (2012).

[25] R. Togashi, K. Nomura, C. Eguchi, T. Fukizawa, K. Goto, Q. T. Thieu, H. Murakami, Y.

Kumagai, A. Kuramata, S. Yamakoshi, B. Monemar, and A. Koukitu, Jpn. J. Appl. Phys., 54, 041102, (2015).

第5章 結論

5.1 本研究の結論

本研究では、GaN系MOSFETにおいて問題となっている信頼性問題解決に向けて、 絶縁膜中および絶縁膜/半導体界面の欠陥について本質的な理解を深め、欠陥を低減 することを主目的として研究を行い、以下の結論を得た。

第2章では、絶縁膜厚を変化させて作製した SiO₂/n-GaN MOS キャパシタの電気的 特性から、絶縁膜中および界面近傍の電荷分布を解析した。さらに、電極形成後アニ ール(PMA)がこれらの電荷に対して及ぼす影響についても評価した。界面近傍の固定 電荷 Q_f は半正規分布に従って分布し、絶縁膜中トラップ電荷 pox は絶縁膜全体に均 ーに分布しているという仮定の下でフィッティングを行うことで、各電荷の分布をモ デル化することに成功した。Q_f は正の実効値を、pox は負の実効値をそれぞれ持ち、 PMA はこれらの電荷両方の低減に有効であることが明らかとなった。また、PMA は 各電荷の低減に有効な一方で、pox の分布幅を広げるという、GaN 系 MOS 界面特有 の現象を引き起こす可能性が示された。この現象には SiO₂ 中への Ga 拡散が影響して いる可能性がある。Q_fの起源としては SiO₂ の局所的な歪みや O 欠陥などが、pox の起 源としては O 欠陥や OH 結合などがそれぞれ考えられる。また、コンダクタンス測定 からこれらの電荷の一部が GaN 基板との間で電荷をやり取りするボーダートラップ として働いていることが示唆された。

第3章では、絶縁膜中及び絶縁膜/GaN 界面の欠陥を低減するため、SiO₂の堆積条件検討を行った。原料である TEOS 流量を 1~4 sccm まで変化させて SiO₂を堆積し、 その電気的特性評価から最適条件を検討した。TEOS 流量が 1 及び 4 sccm の場合に D_{it} 及び Q_{eff} が小さくなるという結果が得られた。一方で、PBS による電荷注入量 ΔQ_{str} 及び J-E 特性におけるリーク電流は TEOS 流量が小さいほど少なくなった。PECVD における SiO₂ 成膜時において、TEOS/O₂ 比が高いほど基板表面への TEOS の物理吸 着が発生しやすくなり、TEOS 由来の H 不純物が混入しやすくなる。その結果、 ΔQ_{str} やリーク電流が増加したのだと考えられる。以上から、1~4 sccm の範囲では、TEOS 流量が少ない条件で製膜するほど良質な SiO₂/GaN 構造が得られる可能性が示された。

第4章では、絶縁膜中及び絶縁膜/GaN界面の電荷を低減するため、高圧水蒸気処理(HPWVA)の条件検討を行った。比較的低圧な条件(<1 MPa)では、HPWVAによって面準位密度 D_{it} 及び絶縁膜中の実行電荷密度 Q_{eff} を共に低減することができた。PBS *C-V*特性や*J-E*特性はHPWVAなしの試料と同等であり、信頼性を低下させることなく D_{it} 及び Q_{eff} を低減することに成功した。高圧条件(>1 MPa)では、 D_{it} を低圧条件の場合と同等の低い値に保ったまま、 Q_{eff} をさらに低減できる可能性が示された。ただしこれは、絶縁膜中に負電荷が形成されたことで Q_{eff} が見かけ上減少しただけである可能性も否めない。一方で、PBSによる電荷注入量 ΔQ_{str} は1 MPaから圧力上昇に伴って増加していき、5 MPaでは*J-E*特性におけるリーク電流の大幅な増加も観測された。SIMSによるSiO₂中Ga濃度の評価から、このような信頼性低下は絶縁膜中へのGa拡散によるものであることが明らかとなった。このようにしてSiO₂中に拡散した Ga 量は、GaN 最表面に存在する Ga 総量の 2%未満であった。O₂を用いた乾式熱処理 では 900℃ 以上の高温条件でしか Ga 拡散は生じないが、高圧の HPWVA では比較的 低温な 400℃ であっても Ga 拡散が生じ得ることが明らかとなった。これは、HPWVA が O₂ アニールに比べて高い酸化力を持っていることが原因であると考えられる。以 上から、HPWVA の高い酸化力は低温での Ga 拡散を引き起こす可能性があるものの、 適正な処理条件をもってその酸化力を制御すれば、GaN 系 MOS 構造の特性改善プロ セスとして非常に有効であることが示された。

本研究からは以上のような結果が得られたが、GaN 系 MOSFET の実用化に向けた 本研究の位置付けを最後に述べる。SiO2/n-GaN MOS 構造における電荷分布を明らか にしたことにより、MOSFET の信頼性問題を引き起こす欠陥や電荷について本質的理 解を深めることが出来た。Si系 MOS 構造と異なり、SiO₂/GaN MOS 構造における電 荷分布の明確なモデルは未だ確立していなかった。そのため、本研究で得られた知見 は、SiO₂/GaN MOS 構造の特性向上に向けて電荷や欠陥の低減を目指す今後の研究の 指針として、大いに役立つことが予想される。また、SiO2の堆積条件制御や HPWVA によって、D_{it}及び Q_{eff}を共に低減することに成功した。その値は最適化された高温ア ニール試料の報告値には劣る[1]ものの、400°Cという低温条件の熱処理でこのような 結果が得られた点は非常に意義がある。さらに、SiO2中へのGa拡散のメカニズムや、 様々な圧力での HPWVA が SiO₂/GaN 構造に及ぼす物理的変化について知見を深めた 点は、今後の MOS 特性の更なる改善に大いに貢献すると考えられる。本研究で作製 した高品質な SiO₂/GaN MOS 構造が MOSFET の特性向上にどれだけ寄与するかに関 しては、現時点では不明瞭であると言わざるを得ない。1.1.5節で述べた通り、MOSFET の実用化に向けた問題点は MOS 構造品質だけでなく、ドリフト層の品質や p-GaN や イオン注入技術など多岐に渡る。MOSFET の性能は様々な要素が複合的に関与して決 定されるため、DitやQeffをどこまで低減すれば十分であるとは一概には言えない。し たがって、今後は本研究で得られた高品質な MOS 構造を用いて MOSFET を試作し、 その特性に及ぼす影響を評価することが求められる。

89

5.2 今後の課題・展望

本論文では SiO₂/GaN MOS 構造の電荷分布解明及び特性改善に取り組んだが、GaN MOSFET の実現に向けての課題は多数残されている。本論文に関与する今後の課題や 展望を以下に述べる。

(1) SiO₂/n-GaN 構造における電荷の起源解明

第2章においては、SiO₂/n-GaN構造における電荷分布の解明とモデル化に成功 し、GaN 特有の固定電荷の PMA に対する変化を明らかにした。これらの電荷の 起源についても考察を行ったものの、明確な起源の特定には至らなかった。今後 は、電子スピン共鳴(Electron spin resonance : ESR)などの物性評価を行い、電気的 特性の結果と比較することで絶縁膜中電荷の起源や PMA による変化について、 詳細に分析することが求められる。

(2) 高圧水蒸気処理に関する詳細な研究

第4章においては、低圧条件(>1M Pa)HPWVA による SiO₂/GaN 特性向上と、高 E条件(>1 MPa)HPWVA による Ga 拡散の発生が明らかとなった。これより HPWVA は SiO₂/GaN MOS 構造の特性改善に有効であるものの、処理条件の制御 が重要であることが示された。本研究では処理圧力のみを変更したが、他の条件 パラメータ(温度、処理時間)を変化させれば、さらに有効な処理条件を見いだせ る可能性がある。例えば、高圧条件であっても短時間で処理すれば、Ga 拡散を抑 制し MOS 特性の改善が可能であると考えられる。このようにさらに多くの条件 での HPWVA を行うことで、HPWVA による特性改善効果及び SiO₂ 中への Ga 拡 散について、より詳細な反応機構を知ることが可能になると考えられる。

(3) 絶縁膜/p-GaN MOS 構造に関する研究

本研究では絶縁膜/n-GaN 構造の高品質化についての研究を進めてきたが、縦型 GaN MOSFET の実用化に向けては、絶縁膜/p-GaN 構造に関しても同様に知見を 深めることが不可欠である。p-GaN はイオン注入及びその活性化が困難であるこ とから、n-GaN と比較して報告例が極端に少ない。p-GaN MOS キャパシタの電気 的特性では、十分な蓄積挙動が見られず、n-GaN の場合では見られないような大 きなヒステリシスが観測される(図 5.1)。これは絶縁膜/p-GaN 界面に高い界面準位 が存在していることを示唆している。このような p-GaN 特有の界面準位は、ドー パントである Mg が影響している可能性が考えられているが[2]、明確な起源は不 明瞭であり、低減方法も確立されていない。PDA や PMA によってヒステリシス はやや低減されるものの(図 5.1 (b))、完全に取り除くことはできない。したがっ て、p-GaN MOS 構造における欠陥起源の解明とその低減は、GaN 系縦型 MOSFET の実現に向けた非常に重要な課題であるといえる。



図 5.1 Al₂O₃/p-GaN MOS キャパシタの *C-V* 特性 (a) 周波数分散, (b) ヒステリシス 特性

(4) GaN MOSFET の試作

本研究では、GaN MOS キャパシタを用いた研究のみを行い、MOS 構造の特性 向上に成功した。次のステップとして、MOS 特性の改善が MOSFET のデバイス 特性にどのように影響するのかを評価する必要がある。MOSFET の特性は MOS 構造のみならず様々な要素の影響を受けるため、MOS キャパシタの特性をどこま で向上させれば十分であるとは一概には言えない。そのため、実際に MOSFET を 試作し、本研究で得られた SiO₂/GaN MOS 構造が MOSFET の高性能化にどれほど 貢献できるのかを評価することが望まれる。

参考文献

[1] T. Yamada, D. Terashima, M. Nozaki, H. Yamada, T. Takahashi, M. Shimizu, A. Yoshigoe, T. Hosoi, T. Shimura, and H. Watanabe, *Jpn, J. Appl. Phys.*, **58**, SCCD06 (2019).

[2] X. Zhang, M. Liao, M. Imura, T. Nabatame, A. Ohi, M. Sumiya, Y. Koide, and L. Sang, *Appl. Phys. Express*, **9**, 121002 (2016).

研究業績目録

- (1) 学術論文
- <u>Masaaki Furukawa</u>, Mutsunori Uenuma, Yasuaki Ishikawa, and Yukiharu Uraoka, "Evaluate Fixed Charge and Oxide-Trapped Charge on SiO₂/GaN Metal-Oxide-Semiconductor Structure Before and After Postannealing", *Phys. Stat. Sol. B*, 257, 2, 1900444, (2019)
- (2) 学術論文 (参考論文)
- Mutsunori Uenuma, Ryota Ando, <u>Masaaki Furukawa</u>, and Yukiharu Uraoka, "The Influence of Ga-OH Bond at Initial GaN Surface on the Electrical Characteristics of SiO₂/GaN Interface", *Phys. Stat. Sol. B*, 257, 2, 1900368, (2019)
- (3) 国際学会発表
- <u>Masaaki Furukawa</u>, Mutsunori Uenuma, Ryota Ando, Yuta Fujimoto, Yasuaki Ishikawa, and Yukiharu Uraoka, "Improvement of SiO₂/GaN Interface Characteristics by High Pressure Water Vapor Annealing", International Workshop on Nitride Semiconductor (IWN) 2018, MoP-CR-24, Kanazawa, Japan, November 2018
- <u>Masaaki Furukawa</u>, Mutsunori Uenuma, Yasuaki Ishikawa, and Yukiharu Uraoka, "Evaluate Fixed Charge and Oxide Trapped Charge on SiO₂/GaN MOS Structure Before and After Post Annealing", Compound Semiconductor Week (CSW) 2019, TuP-G-2, Nara, Japan, May 2019
- (4) 国内学会発表
- 1. <u>古川暢昭</u>, 上沼睦典, Simon Kotzea, Arne Debald, Holger Kalisch, 石河泰明, Andrei Vescan, 浦岡行治, "Al₂O₃/p-GaN MOS 構造に対する熱処理の効果", 第 80 回応用 物理学会秋季学術講演会, 20a-E301-12, 北海道大学, 2019 年 9 月
- <u>古川暢昭</u>, 上沼睦典, Simon Kotzea, Arne Debald, Holger Kalisch, 石河泰明, Andrei Vescan, 浦岡行治, "Al₂O₃/p-GaN MOS キャパシタの C-V 特性に対する熱処理の 効果", 薄膜材料デバイス研究会 第16回研究集会, 09P06, 龍谷大学, 2019 年11月
- 3. <u>古川暢昭</u>, 上沼睦典, Simon Kotzea, Arne Debald, Holger Kalisch, 石河泰明, Andrei Vescan, 浦岡行治, "Al₂O₃/p-GaN MOS 構造の電気的特性に対する熱処理の効果", 先進パワー半導体分科会 第6回講演会, IA-21, 広島国際会議場, 2019 年 12 月
- 4. <u>古川暢昭</u>, 上沼睦典, 石河泰明, 浦岡行治, "SiO₂/GaN MOS 構造における電極形成 後アニール前後の界面及び膜中電荷の評価", 電子情報通信学会 シリコンデバイ ス研究会(SDM), 奈良先端科学技術大学院大学, 2019 年 12 月

謝辞

本研究を遂行し本論文をまとめるにあたり、懇切丁寧な御指導・御鞭撻を賜りまし た主指導教員である情報機能素子科学研究室 浦岡行治教授に厚く御礼申し上げます。 学生の発想や意思を最大限尊重して下さり、何不自由なく研究活動に一意専心出来た ことは、筆者にとって大変有益且つ貴重な経験になりました。重ねて御礼申し上げま す。

センシングデバイス研究室 柳田健之教授には副指導教員として適切かつ丁寧な御 指導を賜りました。深く感謝いたします。

ナノ構造磁気科学研究室 細糸信好准教授には副指導教員として適切かつ丁寧な御 指導を賜りました。深く感謝いたします。

富士電機株式会社 上野勝典氏には共同研究の下、デバイス作製や特性評価等にお いて、多大な御支援・御協力を賜りました。深く感謝申し上げます。

福井大学大学院工学研究科 葛原正明教授(現関西学院大学教授)、Joel T. Asuber 准教 授には、サンプルの加工等において多大な御協力・御助言を賜りました。深く感謝申 し上げます。

I would like to express my gratitude to Prof. Andrei Vescan and all member of the Compound Semiconductor Technology in RWTH Aschen University (German) for their support, technical advice while I was staying in Aachen.

情報機能素子科学研究室 上沼睦典准教授には、実験装置の取り扱いや研究を遂行 するための適切な環境整備や研究環境全般において、御指導・御協力を賜りました。 心より感謝申し上げます。

情報機能素子科学研究室 石河泰明准教授(現青山大学准教授)には、週報や進捗報告 会で的確かつ有益な御助言と熱心な御指導を賜りました。心より感謝申し上げます。

情報機能素子科学研究室 藤井茉美助教、Bermundo Juan Paolo Soria 特任助教、 Michael Paul Jallorina 特任助教には、研究進捗報告会の場で有益な御指摘・御助言を数 多くいただきました。心より感謝申し上げます。

本学技術職員小池徳貴氏、岡島康雄氏、宮家和宏氏には、共通利用機器全般における管理取扱方法のご指導など本研究を円滑に進める上で御支援・御協力をいただきました。深く感謝いたします。

情報機能素子科学研究室秘書 森田友紀子氏は事務手続だけでなく研究生活全般に おいて親身になって支えてくださり大変お世話になりました。深く感謝いたします。

情報機能素子科学研究室研究員 宮永良子氏、技術職員 青柳幸代氏、渡壁明雄氏、 川平博敏氏には、実験装置のメンテナンスや備品発注等、実験装置全般で大変お世話 になりました。深く感謝いたします。

Power Device Group である多田雄貴氏、中林拓斗氏、平野太基氏、柴田匠哉氏、原 田慎太郎氏には、毎週の週報や実験において的確な御指示・御助言をいただきました。 厚く御礼申し上げます。

情報機能素子科学研究室 博士後期課程 唐木裕馬氏、王旭東方氏、Jenichi Clairvaux

93

Felizco 氏、村上寛虎氏、Muhammad Arif 氏, Dianne Corsino 氏、Aimi Syairah Binti Safaruddin 氏、Hanifah Umu 氏、高橋崇典氏、吉井大陸氏には、研究遂行に向けた様々 な御助言や報告会での御意見などをいただきました。厚く御礼申し上げます。

情報機能素子科学研究室 博士前期課程 麻下直暉氏、池口翼氏、岩崎恵美氏、大畑 侑平氏、作場宥斗氏、西部愛里沙氏、石田翔麻氏、大前俊輔氏、合田智哉氏、高山智 之氏、筒井智仁氏、Chowdhury Mohammad Mahir Asef 氏、于顕歓氏、メゾスコピック 物質科学研究室 博士前期課程 津野拓海氏には、研究生活において様々な御協力をい ただきました。厚く御礼申し上げます。

情報機能素子科学研究室卒業生であり、Power Device Group のメンバーとして共に 研究に取り組んだ藤本雄太氏、Lin Tengda 氏、赤野拓哉氏、曽根原翔氏、安藤領汰氏、 中村翼氏、寺井将太氏、東雅人氏には、毎週の週報や実験において的確な御指示・御 助言をいただきました。特に藤本氏、赤野氏、曽根原氏には、修士2年次に特別研究 生として編入して間もない筆者に、実験方法から私生活に至るまで様々に御助言・御 協力をいただきました。厚く御礼申し上げます。

情報機能素子科学研究室卒業生であり、研究室の同期である大島拓也氏、小森健太 氏、中井雄哉氏、メゾスコピック物質科学研究室卒業生である瀬名波大貴氏には、研 究活動から日々の生活に至るまで、様々な面で御助言・御協力をいただきました。厚 く御礼申し上げます。

情報機能素子科学研究室卒業生である、内山俊祐氏、來福至氏、劉洋氏、橋間裕貴 氏、Nguyen Chung Dong 氏には、研究遂行において適切な御助言をいただいただけで なく、学生生活全般において様々に御協力いただきました。厚く御礼申し上げます。

最後に、本研究の遂行にあたり筆者を支えてくださった情報機能素子科学研究室の 皆様、学内及び学外の友人達、そして精神的・経済的支えとなってくださった両親と 家族に心から感謝を申し上げます。

> 2021 年 3 月 古川 暢昭

94

付録1 フェルミポテンシャル øF の算出

フェルミポテンシャル øF は次式で与えられる。

$$\varphi_{\rm F} = \frac{kT}{q} \ln\left(\frac{N_D}{N_i}\right) \tag{A1.1}$$

ここで、k, T, qはそれぞれボルツマン定数、絶対温度、電気素量を表し、その値として $k = 1.38 \times 10^{-23}$ [J K⁻¹], T = 300 [K], $q = 1.60 \times 10^{-19}$ [C]を用いた。また、 N_D 及び N_i はそれぞれ半導体のドナー濃度及び真性キャリア濃度を表す。 N_D は $1/C^2$ 曲線の傾き $d(1/C^2)/dV$ を用いて次式で表すことができる。

$$N_{\rm D} = \frac{2}{q\varepsilon_{\rm s}\varepsilon_0 A^2 |d(1/C^2)/dV|} \tag{A1.2}$$

ここで、Aは電極の面積を表す。また、Niについては、価電子帯の有効状態密度 Nv と 伝導帯の有効状態密度 Nc を用いて次式で与えられる。

$$N_{\rm i} = \sqrt{N_{\rm V} N_{\rm C}} \exp\left(-\frac{E_{\rm g}}{2kT}\right) \tag{A1.2}$$

本研究では、GaN における N_V 及び N_C の値として、 $N_V = 4.62 \times 10^{19}$ cm⁻³, $N_C = 2.23 \times 10^{18}$ cm⁻³を用いた。

付録 2 表面バンド曲がり φ_sの算出

ゲートに微小電圧 d V_G を印加した際、酸化膜に加わる電圧を d V_{OX} 、半導体に加わる ポテンシャルを d φ_s とし、MOS キャパシタ全体に加わる電荷を dqとする。このとき、 MOS キャパシタ全体の容量 *C* は次式で与えられる。

$$C = \frac{\mathrm{d}q}{\mathrm{d}V_{\mathrm{G}}} \tag{A2.1}$$

MOS キャパシタの等価回路は酸化膜容量と半導体容量の直列接続であるから、MOS キャパシタ全体に dq の電荷が加わったとき、酸化膜にも同様に dq の電荷が加わる。したがって、酸化膜容量 Cox は

$$C_{\rm OX} = \frac{\mathrm{d}q}{\mathrm{d}V_{\rm OX}} \tag{A2.2}$$

(A2.1)式及び(A2.2)式から dq を消去すると、

$$C = C_{\rm OX} \frac{\mathrm{d}V_{\rm OX}}{\mathrm{d}V_{\rm G}} \tag{A2.3}$$

MOS キャパシタに印加した電圧の一部は酸化膜中に、残りは半導体中に加わることから、

$$dV_{\rm G} = dV_{\rm OX} + d\varphi_{\rm s} \tag{A2.4}$$

(A2.3)式及び(A2.4)式から dVox を消去すると、

$$C = C_{\rm OX} \left(1 - \frac{\mathrm{d}\varphi_{\rm s}}{\mathrm{d}V_{\rm G}} \right)$$

$$\Leftrightarrow \quad \frac{\mathrm{d}\varphi_{\mathrm{s}}}{\mathrm{d}V_{\mathrm{G}}} = 1 - \frac{C}{C_{\mathrm{OX}}} \tag{A2.5}$$

したがって、ゲート電圧を V_{G1}から V_{G2}まで変化させたときの表面準位 φ_sは次式で与 えられる。

$$\varphi_{\rm s} = \int_{V_{\rm G1}}^{V_{\rm G2}} \left(1 - \frac{C}{C_{\rm OX}}\right) \,\mathrm{d}V_{\rm G} + \Delta \tag{A2.6}$$

ここで、∆は積分定数である。

付録3 理想 C-V 曲線の導出



図 A3.1 MOS 構造におけるバンド図

MOS 構造のバンド図を図 A3.1 に示す。半導体中の任意の点xにおけるポテンシャルを φ とすると、電子濃度n、正孔濃度pは次式で与えられる。

$$n = n_{\rm i} e^{-\beta \varphi_{\rm F}} e^{\beta \varphi} , \quad p = n_{\rm i} e^{\beta \varphi_{\rm F}} e^{-\beta \varphi} \tag{A3.1}$$

ただし、 $\beta = q/kT$ である。(S. M. Sze, "SEMICONDUCTOR DEVICES", 日本語版 P.156 参照)

電荷として電子、正孔、イオン化ドナー、イオン化アクセプタを考慮すると、

$$Q(x) = q(N_{D}^{+} - N_{A}^{-} + p - n)$$

$$\Leftrightarrow Q(x) = q\{N_{D}^{+} - N_{A}^{-} + n_{i}(e^{\beta\varphi_{F}}e^{-\beta\varphi} - e^{-\beta\varphi_{F}}e^{\beta\varphi})\}$$
(A3.2)

$$x = \infty i i j \delta + i \xi + i (Q(\infty) = 0) \downarrow 0,$$

$$N_{D}^{+} - N_{A}^{-} + n_{i}e^{\beta\varphi_{F}} \cdot 1 - n_{i}e^{-\beta\varphi_{F}} + 1 = 0$$

$$\Leftrightarrow N_{D}^{+} - N_{A}^{-} = n_{i}(e^{-\beta\varphi_{F}} - e^{\beta\varphi_{F}})$$
(A3.3)
(A3.2)式に(A3.3)式を代入することで、電荷量は次のように表すことができる。

$$Q(x) = q\{n_{i}(e^{-\beta\varphi_{F}} - e^{\beta\varphi_{F}}) + n_{i}(e^{\beta\varphi_{F}}e^{-\beta\varphi} - e^{-\beta\varphi_{F}}e^{\beta\varphi})\}$$

$$\Leftrightarrow Q(x) = qn_{i} \{ e^{\beta \varphi_{\rm F}} (e^{-\beta \varphi} - 1) - e^{-\beta \varphi_{\rm F}} (e^{\beta \varphi} - 1) \}$$
(A3.4)

(A3.4)式をポアソン式 $d^2 \varphi/dx^2 = -Q(x)/\varepsilon_{s\epsilon_0}$ に代入すると

$$\frac{\mathrm{d}^{2}\varphi}{\mathrm{d}x^{2}} = -\frac{qn_{\mathrm{i}}}{\varepsilon_{\mathrm{s}}\varepsilon_{0}} \{ e^{\beta\varphi_{\mathrm{F}}} (e^{-\beta\varphi} - 1) - e^{-\beta\varphi_{\mathrm{F}}} (e^{\beta\varphi} - 1) \}$$
(A3.5)

両辺に dq/dx を掛け、∞からxまで積分すると

$$\int_{\infty}^{x} \frac{\mathrm{d}\varphi}{\mathrm{d}x} \frac{\mathrm{d}^{2}\varphi}{\mathrm{d}x^{2}} \mathrm{d}x = -\frac{qn_{\mathrm{i}}}{\varepsilon_{\mathrm{s}}\varepsilon_{0}} \int_{\infty}^{x} \left\{ e^{\beta\varphi_{\mathrm{F}}} \left(e^{-\beta\varphi} - 1 \right) - e^{-\beta\varphi_{\mathrm{F}}} \left(e^{\beta\varphi} - 1 \right) \right\} \frac{\mathrm{d}\varphi}{\mathrm{d}x} \mathrm{d}x \tag{A3.6}$$

 $x i \infty \rightarrow x$ まで変化するとき、 $\varphi i t 0 \rightarrow \varphi$ であり、 $d\varphi/dx i t 0 \rightarrow d\varphi/dx$ であるから、

$$\int_{0}^{d\varphi/dx} \frac{\mathrm{d}\varphi}{\mathrm{d}x} \mathrm{d}\left(\frac{\mathrm{d}\varphi}{\mathrm{d}x}\right) = -\frac{qn_{\mathrm{i}}}{\varepsilon_{\mathrm{s}}\varepsilon_{0}} \int_{0}^{\varphi} \left\{ e^{\beta\varphi_{\mathrm{F}}} \left(e^{-\beta\varphi} - 1\right) - e^{-\beta\varphi_{\mathrm{F}}} \left(e^{\beta\varphi} - 1\right) \right\} \mathrm{d}\varphi \tag{A3.7}$$

これを解くと、

$$\frac{\mathrm{d}\varphi}{\mathrm{d}x} = \sqrt{\frac{2q^2n_{\mathrm{i}}}{\varepsilon_{\mathrm{s}}\varepsilon_{\mathrm{0}}kT}\frac{k^2T^2}{q^2}}\sqrt{e^{\beta\varphi_{\mathrm{F}}}(e^{-\beta\varphi} + \beta\varphi - 1) + e^{-\beta\varphi_{\mathrm{F}}}(e^{\beta\varphi} - \beta\varphi - 1)}$$
(A3.8)

ここで、以下のように L_{Di}, U_F, U, F(U_F, U)を定義する。

$$L_{\rm Di} = \sqrt{\frac{\varepsilon_{\rm s}\varepsilon_0 kT}{2q^2 n_{\rm i}}}, \quad U_{\rm F} = \beta \varphi_{\rm F}, \quad U = \beta \varphi, \quad U_{\rm s} = \beta \varphi_{\rm s},$$
$$F(U_F, U) = \sqrt{e^{\beta \varphi_F} (e^{-\beta \varphi} + \beta \varphi - 1) + e^{-\beta \varphi_F} (e^{\beta \varphi} - \beta \varphi - 1)}$$
$$= \sqrt{e^{U_F} (e^{-U} + U - 1) + e^{-U_F} (e^U - U - 1)}$$
(A3.9)

これを用いて、(A3.8)式は次のように表すことができる。

$$\frac{\mathrm{d}\varphi}{\mathrm{d}x} = \frac{kT}{qL_{\mathrm{Di}}} F(U_{\mathrm{F}}, U) \tag{A3.10}$$

電界Eは $E = -d\varphi/dx$ で与えられるから、

$$E = -\frac{kT}{qL_{\rm Di}}F(U_{\rm F},U) \tag{A3.11}$$

なお、(A3.11)式における「-」は電界とポテンシャルの符号が逆であることを表す。 表面電界 E_s は(A3.11)式において $U = U_s$ (⇔ $\varphi = \varphi_s \Leftrightarrow x = 0$)とすると得られる。 ここで、 $\hat{U}_s = |U_s|/U_s$ とすると、

$$E_{\rm s} = -\widehat{U}_{\rm s} \frac{kT}{qL_{\rm Di}} F(U_{\rm F}, U_{\rm s})$$
(A3.12)

半導体の比誘電率を ε_s 、真空の誘電率を ε_0 とすると、ガウスの定理より表面電荷 Q_s は $Q_s = -\varepsilon_s \varepsilon_0 E_s$ で与えられるから、

$$Q_{\rm s} = \widehat{U}_{\rm s} \frac{\varepsilon_{\rm s} \varepsilon_0 kT}{q L_{\rm Di}} F(U_{\rm F}, U_{\rm s})$$
(A3.13)

半導体容量 C_s は $C_s = dQ_s/d\varphi_s$ で与えられるから、

$$C_{\rm s} = \widehat{U}_{\rm s} \frac{\varepsilon_{\rm s} \varepsilon_0 kT}{q L_{\rm Di}} \frac{\rm d}{{\rm d}\varphi_{\rm s}} F(U_{\rm F}, U_{\rm s})$$
(A3.14)

(A3.14)式を微分し整理すると、半導体容量は次式のように表すことができる。

$$C_{\rm s} = \widehat{U}_{\rm s} \frac{\varepsilon_{\rm s} \varepsilon_0}{2L_{\rm Di}} \frac{\{e^{U_{\rm F}} (1 - e^{-U_{\rm s}}) + e^{-U_{\rm F}} (e^{U_{\rm s}} - 1)\}}{F(U_{\rm F}, U_{\rm s})}$$
(A3.15)